| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| Chapter 1. Introduction | 第15-23页 |
| 1.1 Optical Interconnect for on-chip Communication | 第15-16页 |
| 1.2 Overview of Optical No C | 第16页 |
| 1.3 Related Works | 第16-21页 |
| 1.3.1 Different Routing Forms | 第16-19页 |
| 1.3.2 Different Communication Patterns | 第19-21页 |
| 1.4 Outline of This Thesis | 第21-23页 |
| Chapter 2. A Low Latency and Energy Efficient Design of Optical Network onChip Architecture | 第23-39页 |
| 2.1 The basic version of MRONo C | 第25-29页 |
| 2.2 The potential versions of MRONo C | 第29-32页 |
| 2.3 Results and discussion | 第32-37页 |
| 2.4 Conclusion | 第37-39页 |
| Chapter 3. A Modular and Scalable Design of Passive Optical Network on ChipArchitecture | 第39-55页 |
| 3.1 Architecture of M × M SDM-based Cell | 第41-45页 |
| 3.2 Architecture of N×N POINT | 第45-48页 |
| 3.3 Comparison and discussion | 第48-53页 |
| 3.4 Conclusion | 第53-55页 |
| Chapter 4. A Regular Passive Optical Network on Chip Architecture Based onComb Switch | 第55-69页 |
| 4.1 The Architectures of Basic Units | 第56-60页 |
| 4.2 The Communication Process of TAONo C | 第60-63页 |
| 4.3 Comparison and Discussion | 第63-67页 |
| 4.4 Conclusion | 第67-69页 |
| Chapter 5. Conclusion and Future Work | 第69-71页 |
| 5.1 Conclusion | 第69页 |
| 5.2 Future Work | 第69-71页 |
| References | 第71-77页 |
| Acknowledgements | 第77-79页 |
| Biography | 第79-81页 |
