| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第13-14页 |
| 缩略语对照表 | 第14-18页 |
| 第一章 绪论 | 第18-22页 |
| 1.1 干扰对齐技术研究背景及意义 | 第18-19页 |
| 1.2 干扰对齐技术研究现状 | 第19-20页 |
| 1.3 本文主要内容及结构安排 | 第20-22页 |
| 第二章 干扰对齐平台理论基础 | 第22-30页 |
| 2.1 正交频分复用（OFDM）技术 | 第22-24页 |
| 2.2 线性干扰对齐技术简介 | 第24-25页 |
| 2.3 TD-LTE帧结构 | 第25-28页 |
| 2.4 本章小结 | 第28-30页 |
| 第三章 干扰对齐平台具体方案设计 | 第30-42页 |
| 3.1 典型干扰场景与建模 | 第30-31页 |
| 3.1.1 典型干扰场景 | 第30-31页 |
| 3.1.2 对干扰场景建模 | 第31页 |
| 3.2 使用IA技术面临的问题与解决方案 | 第31-35页 |
| 3.2.1 多用户参考信号的分配 | 第32-33页 |
| 3.2.2 信道状态信息的反馈方法 | 第33-35页 |
| 3.2.3 信道估计与信息反馈的频率 | 第35页 |
| 3.3 干扰对齐平台具体设计方案 | 第35-40页 |
| 3.3.1 干扰对齐平台时域帧结构 | 第35-37页 |
| 3.3.2 无线环境中IA链路控制协议 | 第37页 |
| 3.3.3 小节将用六个阶段介绍本文平台的链路协议 | 第37-38页 |
| 3.3.4 仿真平台IA链路控制协议 | 第38-40页 |
| 3.4 本章小结 | 第40-42页 |
| 第四章 干扰对齐平台的FPGA实现 | 第42-76页 |
| 4.1 FPGA简介 | 第42-43页 |
| 4.2 平台的总体架构图 | 第43-45页 |
| 4.3 物理层基带设计 | 第45-63页 |
| 4.3.1 帧时序模块 | 第45-46页 |
| 4.3.2 组帧模块 | 第46-48页 |
| 4.3.3 比特级加扰与解扰 | 第48-51页 |
| 4.3.4 QPSK映射与解映射 | 第51-54页 |
| 4.3.5 参考序列添加与移除 | 第54-55页 |
| 4.3.6 FFT/IFFT调制 | 第55-59页 |
| 4.3.7 循环前缀添加与移除 | 第59-62页 |
| 4.3.8 信道估计与反馈 | 第62-63页 |
| 4.4 信道仿真模块的设计与实现 | 第63-66页 |
| 4.5 外围通信接.设计 | 第66-71页 |
| 4.5.1 PC与FPGA开发板通信 | 第66-68页 |
| 4.5.2 FPGA开发板之间通信 | 第68-71页 |
| 4.6 通信系统整体验证与分析 | 第71-74页 |
| 4.7 本章小结 | 第74-76页 |
| 第五章 总结与展望 | 第76-78页 |
| 5.1 论文主要工作 | 第76页 |
| 5.2 工作展望 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 致谢 | 第82-84页 |
| 作者简介 | 第84-85页 |
| 1. 基本情况 | 第84页 |
| 2. 教育背景 | 第84页 |
| 3. 在学期间的研究成果 | 第84-85页 |