| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 选题背景及研究意义 | 第9-11页 |
| 1.1.1 选题背景 | 第9-10页 |
| 1.1.2 研究意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 论文主要内容和结构安排 | 第13-14页 |
| 第二章 CDC同步电路的概述 | 第14-24页 |
| 2.1 亚稳态 | 第14-15页 |
| 2.2 跨时钟域的主要问题 | 第15-17页 |
| 2.2.1 亚稳态的传播问题 | 第15页 |
| 2.2.2 数据丢失问题 | 第15-16页 |
| 2.2.3 多bit数据的重汇聚问题 | 第16-17页 |
| 2.3 常用CDC同步电路简介 | 第17-23页 |
| 2.3.1 电平同步器 | 第18页 |
| 2.3.2 上升沿检测同步器 | 第18-19页 |
| 2.3.3 脉冲同步器 | 第19页 |
| 2.3.4 DMUX | 第19-20页 |
| 2.3.5 MCP传输电路 | 第20-21页 |
| 2.3.6 握手协议 | 第21-22页 |
| 2.3.7 异步FIFO | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 CDC信号行为特征验证方法研究 | 第24-34页 |
| 3.1 基于Questa CDC工具的同步电路结构检查 | 第24-27页 |
| 3.1.1 构建验证环境 | 第25-26页 |
| 3.1.2 运行CDC电路结构检查 | 第26页 |
| 3.1.3 分析检查结果 | 第26-27页 |
| 3.2 基于断言技术的CDC同步电路协议验证 | 第27-32页 |
| 3.2.1 SVA介绍 | 第27-29页 |
| 3.2.2 电路协议的断言描述 | 第29-32页 |
| 3.3 本章小结 | 第32-34页 |
| 第四章 CDC电路风险评估方法研究 | 第34-42页 |
| 4.1 MTBF分析 | 第34-38页 |
| 4.1.1 单个触发器的MTBF分析 | 第35-37页 |
| 4.1.2 FPGA电路的MTBF分析 | 第37-38页 |
| 4.2 亚稳态参数测量方法 | 第38-41页 |
| 4.2.1 亚稳态生成模块 | 第39页 |
| 4.2.2 亚稳态检测模块 | 第39-40页 |
| 4.2.3 数据记录及显示模块 | 第40-41页 |
| 4.3 本章小结 | 第41-42页 |
| 第五章 CDC同步电路验证方法实践 | 第42-66页 |
| 5.1 设计简介 | 第42-44页 |
| 5.2 CDC信号行为特征验证方法的实践验证 | 第44-52页 |
| 5.2.1 基于Questa CDC的同步电路结构检查 | 第44-49页 |
| 5.2.2 基于断言的CDC同步电路协议验证 | 第49-52页 |
| 5.3 CDC电路风险评估方法的实践验证 | 第52-66页 |
| 5.3.1 基于Virtex-5 的亚稳态参数测量 | 第52-64页 |
| 5.3.2 FPGA整体的MTBF评估 | 第64-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 论文总结 | 第66-67页 |
| 6.2 研究展望 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 致谢 | 第71-72页 |
| 作者简介 | 第72页 |
