摘要 | 第4-5页 |
abstract | 第5-6页 |
第一章 引言 | 第13-19页 |
1.1 选题背景及意义 | 第13-14页 |
1.2 PCIE总线简介及应用领域 | 第14-15页 |
1.2.1 PCIE总线简介 | 第14-15页 |
1.2.2 PCIE应用领域 | 第15页 |
1.3 密码算法的介绍 | 第15-17页 |
1.4 论文结构及相关内容 | 第17-19页 |
第二章 PCI Express总线接口协议和SM2/SM3算法介绍 | 第19-38页 |
2.1 PCI Express总线的链路 | 第19页 |
2.2 PCI Express总线的结构 | 第19-23页 |
2.2.1 PCI Express总线的拓扑结构 | 第19-21页 |
2.2.2 PCI Express总线的层次结构 | 第21-23页 |
2.3 PCI Express总线的事务处理层规范 | 第23-27页 |
2.3.1 事务机制概述 | 第23页 |
2.3.2 数据包(TLPs) | 第23-26页 |
2.3.3 TLPs的路由方式 | 第26-27页 |
2.4 PCI Express总线的数据链路层规范 | 第27-29页 |
2.4.1 数据链路控制和管理机制 | 第27-28页 |
2.4.2 数据链路层数据包(DLLPs) | 第28-29页 |
2.5 PCI Express总线的物理层规范 | 第29页 |
2.6 SM2算法运算流程介绍 | 第29-36页 |
2.6.1 SM2算法的数字签名和验签运算 | 第29-32页 |
2.6.2 SM2算法的加解密运算 | 第32-35页 |
2.6.3 SM2算法的密钥交换协议运算 | 第35-36页 |
2.7 SM3算法运算介绍 | 第36-37页 |
2.8 本章小结 | 第37-38页 |
第三章 硬件系统的总体设计与实现 | 第38-47页 |
3.1 ASIC安全密码芯片的性能与特性介绍 | 第38-42页 |
3.1.1 芯片的主要性能以及逻辑结构 | 第38-39页 |
3.1.2 芯片的接口信号定义及命令定义 | 第39-40页 |
3.1.3 芯片的接口时序 | 第40-42页 |
3.2 PEX8311接口芯片的性能和特性介绍 | 第42-46页 |
3.2.1 PEX8311芯片的数据总线模式以及传输模式 | 第42-45页 |
3.2.2 C模式下DMA传输的局部总线接口时序 | 第45-46页 |
3.3 硬件系统的挂接与实现 | 第46页 |
3.4 本章小结 | 第46-47页 |
第四章 Verilog HDL代码及上位机代码的设计与实现 | 第47-85页 |
4.1 Verilog HDL代码的设计与实现 | 第47-55页 |
4.1.1 Verilog HDL代码设计的总体方案 | 第47-48页 |
4.1.2 时序转换模块Verilog HDL代码设计与实现 | 第48-54页 |
4.1.3 Quartus ii平台Verilog HDL代码模型的测试 | 第54-55页 |
4.2 上位机软件的总体介绍 | 第55-56页 |
4.3 连接设备函数、发送数据函数和接收数据函数的设计与实现 | 第56-63页 |
4.3.1 PEX8311芯片驱动API函数的介绍 | 第56-59页 |
4.3.2 连接设备函数、发送数据函数和接收数据函数的设计和实现 | 第59-63页 |
4.4 上位机界面以及功能代码的设计与实现 | 第63-84页 |
4.4.1 设备状态以及传输设置代码的设计与实现 | 第63-64页 |
4.4.2 SM2算法初始化代码的设计与实现 | 第64-66页 |
4.4.3 SM2算法生成密钥对代码的设计与实现 | 第66-68页 |
4.4.4 SM2算法的数字签名/验签代码的设计与实现 | 第68-73页 |
4.4.5 SM2算法的加密/解密代码的设计与实现 | 第73-77页 |
4.4.6 SM2算法的密钥协商代码的设计与实现 | 第77-81页 |
4.4.7 SM3算法代码的设计与实现 | 第81-84页 |
4.5 本章小结 | 第84-85页 |
第五章 硬件系统的设计与实现以及对成品代码的测试 | 第85-95页 |
5.1 PCB的设计与实现 | 第85-86页 |
5.2 ISE平台Verilog HDL代码模型的测试 | 第86-89页 |
5.3 上位机代码的测试 | 第89-94页 |
5.4 本章小结 | 第94-95页 |
第六章 总结 | 第95-96页 |
致谢 | 第96-97页 |
参考文献 | 第97-99页 |