| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究工作的背景与意义 | 第10-11页 |
| 1.2 多核DSP的国内外研究现状与发展趋势 | 第11-14页 |
| 1.2.1 多核DSP芯片的国内外发展现状 | 第11-12页 |
| 1.2.2 多核DSP的国内外应用现状 | 第12-13页 |
| 1.2.3 多核DSP的发展趋势与挑战 | 第13-14页 |
| 1.3 本论文的结构安排 | 第14-16页 |
| 第二章 多核DSP的处理器架构及其应用开发 | 第16-27页 |
| 2.1 TMS320C6678 DSP芯片架构 | 第16-22页 |
| 2.1.1 TMS320C6678特性 | 第16-18页 |
| 2.1.2 C6678的多核架构 | 第18-19页 |
| 2.1.3 C6678内核数据通路 | 第19-20页 |
| 2.1.4 C6678 CorePac | 第20-22页 |
| 2.2 C6678的应用开发 | 第22-25页 |
| 2.2.1 C6678的软件开发环境 | 第22-23页 |
| 2.2.2 SYS/BIOS操作系统 | 第23-24页 |
| 2.2.3 C6678的并行处理模型 | 第24-25页 |
| 2.3 本章小结 | 第25-27页 |
| 第三章 基于TMS320C6678的专用嵌入式系统硬件平台设计 | 第27-47页 |
| 3.1 硬件平台设计方案 | 第27-28页 |
| 3.2 FPGA芯片选型 | 第28页 |
| 3.3 硬件平台电源系统设计 | 第28-34页 |
| 3.3.1 低速系统供电设计 | 第29页 |
| 3.3.2 高速系统供电设计 | 第29-34页 |
| 3.4 硬件平台复位系统设计 | 第34-35页 |
| 3.5 硬件平台时钟系统设计 | 第35-37页 |
| 3.6 EMIF16接口设计 | 第37-42页 |
| 3.6.1 EMIF16接口简介 | 第37-38页 |
| 3.6.2 EMIF16通信接口设计 | 第38-39页 |
| 3.6.3 系统需求与实现 | 第39-42页 |
| 3.7 DDR3接口电路设计 | 第42-43页 |
| 3.8 硬件平台高速接口电路设计 | 第43-46页 |
| 3.8.1 SRIO信号特性 | 第43页 |
| 3.8.2 SRIO通信接口设计 | 第43-44页 |
| 3.8.3 基于光纤链路的SRIO透明传输设计 | 第44-46页 |
| 3.9 本章小结 | 第46-47页 |
| 第四章 基于TMS320C6678的专用嵌入式系统软件平台设计 | 第47-62页 |
| 4.1 多核DSP的时钟系统初始化配置 | 第47-49页 |
| 4.2 DDR3控制器初始化配置 | 第49-51页 |
| 4.2.1 DDR3时钟PLL配置 | 第49-51页 |
| 4.2.2 DDR3存储控制器配置 | 第51页 |
| 4.3 基于多核DSP的程序烧写软件设计 | 第51-53页 |
| 4.3.1 擦除 | 第51-52页 |
| 4.3.2 编程 | 第52-53页 |
| 4.3.3 校验 | 第53页 |
| 4.4 多核DSP的BOOTLOADER设计与实现 | 第53-59页 |
| 4.4.1 Bootloader原理 | 第54-55页 |
| 4.4.2 GPIO引脚设置 | 第55-56页 |
| 4.4.3 多核状态的BOOT实现 | 第56-58页 |
| 4.4.4 多核Bootloader执行 | 第58-59页 |
| 4.5 SRIO接口软件设计 | 第59-60页 |
| 4.6 本章小结 | 第60-62页 |
| 第五章 专用嵌入式系统功能与性能验证 | 第62-67页 |
| 5.1 专用系统功能实现 | 第62-64页 |
| 5.1.1 系统硬件平台实现 | 第62页 |
| 5.1.2 系统散热骨架实现 | 第62-63页 |
| 5.1.3 系统功能实现情况 | 第63-64页 |
| 5.2 多核DSP专用嵌入式系统性能评估比对 | 第64-65页 |
| 5.3 多核DSP在专用嵌入式系统高温环境功能验证 | 第65-66页 |
| 5.4 本章小结 | 第66-67页 |
| 第六章 全文总结与展望 | 第67-68页 |
| 6.1 全文总结 | 第67页 |
| 6.2 后续工作展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻读硕士学位期间取得的成果 | 第71-72页 |
