一种兼容MCS-51指令集的单片机内核的设计与验证
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题研究背景 | 第9页 |
| ·国内外研究现状与趋势 | 第9-11页 |
| ·论文主要内容和章节结构 | 第11-13页 |
| ·论文主要内容 | 第11-12页 |
| ·论文章节结构 | 第12-13页 |
| 第二章 典型 8051 内核架构分析 | 第13-23页 |
| ·8051 单片机的基本结构 | 第13-14页 |
| ·8051 内核技术分析 | 第14-21页 |
| ·8051 内核指标 | 第14-15页 |
| ·指令集以及时序分析 | 第15-20页 |
| ·8051 内核存储系统 | 第20-21页 |
| ·本章小结 | 第21-23页 |
| 第三章 兼容 MCS-51 内核的设计 | 第23-47页 |
| ·内核的架构设计 | 第23-29页 |
| ·内核总体设计方案 | 第23-26页 |
| ·内核接口描述 | 第26-28页 |
| ·内核内部特殊功能寄存器的描述 | 第28-29页 |
| ·微处理器 CISC 指令集的流水线架构 | 第29-39页 |
| ·流水线技术简介 | 第30-32页 |
| ·CISC 指令集系统实现流水线的难点 | 第32-33页 |
| ·本设计中的流水线实现 | 第33-39页 |
| ·微处理器的运算单元 | 第39-42页 |
| ·运算单元设计分析 | 第39-41页 |
| ·除法器单元的设计 | 第41-42页 |
| ·中断系统的设计 | 第42-46页 |
| ·中断源以及服务程序 | 第43-44页 |
| ·中断系统架构设计 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第四章 兼容 MCS-51 的内核的验证与综合 | 第47-69页 |
| ·微处理器的验证 | 第47-50页 |
| ·验证技术概述 | 第47-49页 |
| ·微处理器的功能验证技术 | 第49-50页 |
| ·内核的验证与结果分析 | 第50-63页 |
| ·内核的功能验证分析 | 第50-52页 |
| ·微处理器关键点的功能验证 | 第52-54页 |
| ·微处理器指令集的功能验证 | 第54-61页 |
| ·中断系统的功能验证 | 第61-63页 |
| ·内核的逻辑综合 | 第63-67页 |
| ·内核的形式验证 | 第67页 |
| ·本章小结 | 第67-69页 |
| 第五章 结束语 | 第69-71页 |
| ·总结 | 第69-70页 |
| ·技术展望 | 第70-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 研究成果 | 第75-76页 |
