| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 主要符号说明 | 第7-8页 |
| 第一章 绪论 | 第8-12页 |
| ·接入网概述 | 第8页 |
| ·PON技术概述 | 第8-9页 |
| ·EPON国内外研究现状 | 第9-11页 |
| ·课题来源及本文的主要研究内容 | 第11-12页 |
| 第二章 EPON系统概述 | 第12-23页 |
| ·EPON的体系结构 | 第12-14页 |
| ·EPON系统的基本组成 | 第12-13页 |
| ·EPON的层次模型 | 第13-14页 |
| ·EPON的工作原理 | 第14-15页 |
| ·EPON的下行数据传输原理 | 第14-15页 |
| ·EPON的上行数据传输原理 | 第15页 |
| ·多点控制协议（MPCP） | 第15-19页 |
| ·多点控制协议原理 | 第15-16页 |
| ·MPCP控制帧结构 | 第16-19页 |
| ·EPON关键技术 | 第19-22页 |
| ·ONU的自动发现与注册 | 第19-20页 |
| ·ONU的测距与时延补偿 | 第20-21页 |
| ·ONU的动态带宽分配 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 基于EPON的多点控制协议FPGA设计 | 第23-70页 |
| ·OLT端多点控制协议的FPGA设计 | 第23-39页 |
| ·OLT_MPCP_Block模块总体设计 | 第23-24页 |
| ·OLT_Frame_Type_Idf模块设计 | 第24-27页 |
| ·OLT_Information_Collection_Block模块设计 | 第27-33页 |
| ·Dynamic_Bandwidth_Assign_Block模块设计 | 第33-34页 |
| ·Discovery_GATE_Blcok模块设计 | 第34-36页 |
| ·REGISTER_Block模块设计 | 第36-37页 |
| ·Normal_GATE_Block模块设计 | 第37-39页 |
| ·ONU端多点控制协议的FPGA设计 | 第39-60页 |
| ·ONU_MPCP_Block模块总体设计 | 第39-41页 |
| ·ONU_Synchro_Block模块设计 | 第41-45页 |
| ·ONU_Frame_Type_Idf模块设计 | 第45-46页 |
| ·ONU_Discovery_Prc_Block模块设计 | 第46-52页 |
| ·ONU_GATE_Prc_Block模块设计 | 第52-57页 |
| ·ONU_REPORT_Prc_Block模块设计 | 第57-60页 |
| ·MPCP协议模块的功能仿真与分析 | 第60-69页 |
| ·OLT_MPCP_Block模块功能仿真与分析 | 第60-65页 |
| ·ONU_MPCP_Block模块功能仿真与分析 | 第65-69页 |
| ·本章小结 | 第69-70页 |
| 第四章 EPON中前向纠错的设计 | 第70-91页 |
| ·EPON中的FEC设计 | 第70-74页 |
| ·FEC编码理论基础 | 第70-71页 |
| ·FEC帧结构 | 第71-72页 |
| ·EPON的FEC编码器设计 | 第72-73页 |
| ·EPON的FEC解码器设计 | 第73-74页 |
| ·RS(255,239)编码器的设计 | 第74-77页 |
| ·RS(255,239)编码原理 | 第74-75页 |
| ·RS(255,239)编码器的FPGA设计 | 第75-76页 |
| ·RS(255,239)编码器功能仿真与分析 | 第76-77页 |
| ·RS(255,239)译码器的设计 | 第77-88页 |
| ·RS(255,239)译码原理 | 第77-78页 |
| ·RS(255,239)译码器的FPGA设计 | 第78-81页 |
| ·RS(255,239)译码器功能仿真与分析 | 第81-88页 |
| ·RS(255,239)编译码器的硬件平台测试 | 第88-90页 |
| ·本章小结 | 第90-91页 |
| 第五章 总结 | 第91-92页 |
| ·主要工作回顾 | 第91页 |
| ·进一步工作展望 | 第91-92页 |
| 参考文献 | 第92-95页 |
| 附录A ONU_MPCP_Block部分程序 | 第95-98页 |
| 附录B RS(255,239)译码器部分程序 | 第98-103页 |
| 个人简历 在读期间发表的学术论文 | 第103-104页 |
| 致谢 | 第104页 |
