| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-12页 |
| ·课题背景 | 第7-8页 |
| ·芯片设计技术的发展现状 | 第8页 |
| ·纠错码技术简介及其研究现状 | 第8-10页 |
| ·本文的主要研究内容 | 第10-11页 |
| ·论文结构 | 第11-12页 |
| 第2章 BCH 编解码器设计 | 第12-28页 |
| ·Flash 存储器的特点 | 第12-14页 |
| ·伽罗华域 | 第14-16页 |
| ·BCH 编码器设计 | 第16-20页 |
| ·BCH 码的表示方法 | 第17页 |
| ·生成多项式 | 第17-19页 |
| ·并行线性反馈移位寄存器 | 第19-20页 |
| ·BCH 解码器设计 | 第20-27页 |
| ·伴随式 | 第20-21页 |
| ·错误位置多项式 | 第21-24页 |
| ·并行钱搜索 | 第24-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 BCH 编解码器的验证 | 第28-41页 |
| ·System Verilog 语言及VMM 验证方法学 | 第28页 |
| ·验证平台及方法 | 第28-33页 |
| ·验证平台的构建 | 第29-31页 |
| ·验证平台的控制 | 第31-32页 |
| ·覆盖率驱动的验证 | 第32-33页 |
| ·BCH 编解码器的功能验证 | 第33-39页 |
| ·基本功能验证 | 第33-35页 |
| ·编解码速度 | 第35-36页 |
| ·解码错误概率 | 第36-39页 |
| ·BCH 编解码器的FPGA 验证 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 BCH 编解码器的综合 | 第41-45页 |
| ·BCH 编解码器的逻辑综合 | 第41页 |
| ·BCH 编解码器的形式验证 | 第41-42页 |
| ·BCH 编解码器的时序分析 | 第42-43页 |
| ·BCH 编解码器的动态仿真 | 第43页 |
| ·BCH 编解码器的功耗分析 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 结论 | 第45-46页 |
| 参考文献 | 第46-51页 |
| 攻读学位期间发表的学术论文 | 第51-53页 |
| 致谢 | 第53页 |