Erasure-code在网络存储系统中的研究与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-14页 |
| ·研究背景和意义 | 第9-10页 |
| ·网络存储备份技术概况 | 第10-11页 |
| ·国内外研究现状和发展趋势 | 第11-12页 |
| ·主要内容和章节安排 | 第12-14页 |
| 第2章 Erasure-code基本理论 | 第14-24页 |
| ·Erasure-code概述 | 第14页 |
| ·有限域基本概念 | 第14-18页 |
| ·循环码与BCH码 | 第18-19页 |
| ·RS码 | 第19-23页 |
| ·RS码的简介 | 第19-20页 |
| ·RS码的编码 | 第20-21页 |
| ·RS码的译码 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 局域网络存储系统中RS码软件实现 | 第24-41页 |
| ·RS码选取 | 第24-25页 |
| ·RS编码过程的实现 | 第25-31页 |
| ·RS译码过程的实现 | 第31-36页 |
| ·RS译码过程的改进 | 第36-38页 |
| ·基于RS码的局域网络存储系统设计 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 RS编译码算法的FPGA设计 | 第41-51页 |
| ·编译码器硬件平台 | 第41-42页 |
| ·RS编码器的FPGA设计 | 第42-45页 |
| ·RS编码器接口设计 | 第42页 |
| ·RS编码器的设计 | 第42-44页 |
| ·有限域乘法部件的设计 | 第44页 |
| ·RS编码器仿真 | 第44-45页 |
| ·RS译码器的FPGA设计 | 第45-50页 |
| ·RS译码器结构 | 第45-49页 |
| ·RS译码器仿真 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第5章 基于RS码的局域网络存储系统性能分析 | 第51-59页 |
| ·系统的可靠性分析 | 第51-56页 |
| ·RAID5的可靠性分析 | 第53-54页 |
| ·基于RS码的局域网络存储系统可靠性分析 | 第54-56页 |
| ·基于RS码的局域网络存储软件性能分析 | 第56-58页 |
| ·RS码算法软件与硬件实现的比较分析 | 第58页 |
| ·RS编码算法软硬件比较 | 第58页 |
| ·RS译码算法软硬件比较 | 第58页 |
| ·本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第64-65页 |
| 致谢 | 第65页 |
