| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| ·国内外研究状况及发展趋势 | 第8-10页 |
| ·本课题研究的目的和意义 | 第10-12页 |
| ·论文的结构安排 | 第12-13页 |
| 第二章 流水线ADC的基本性能和工作原理 | 第13-24页 |
| ·ADC的基本工作原理 | 第13-14页 |
| ·ADC的基本性能参数 | 第14-17页 |
| ·静态特性 | 第14-16页 |
| ·动态特性 | 第16-17页 |
| ·流水线ADC的结构 | 第17-23页 |
| ·流水线ADC的基本结构和工作原理 | 第17-18页 |
| ·流水线ADC中的非理想因素 | 第18-21页 |
| ·1.56it/stage子ADC结构 | 第21-23页 |
| ·小结 | 第23-24页 |
| 第三章 流水线ADC整体结构设计 | 第24-52页 |
| ·采样/保持电路的设计 | 第24-27页 |
| ·采样保持电路的基本原理和结构 | 第24-26页 |
| ·本设计中采保电路的设计 | 第26-27页 |
| ·流水线ADC中运放设计 | 第27-37页 |
| ·CMOS运放的主要结构和设计要求 | 第27-29页 |
| ·本设计中运放的选择和设计 | 第29-37页 |
| ·比较器的设计 | 第37-40页 |
| ·子ADC的设计 | 第40-45页 |
| ·46it/stage子ADC的设计 | 第40-44页 |
| ·第二级到第七级1.56it/stage子ADC的设计 | 第44页 |
| ·3 位FLASH结构的设计 | 第44-45页 |
| ·MDAC的设计 | 第45-50页 |
| ·46it/stage MDAC电路的设计 | 第46-48页 |
| ·1.56it/stage MDAC电路的设计 | 第48-50页 |
| ·小结 | 第50-52页 |
| 第四章 流水线ADC其它模块的设计 | 第52-63页 |
| ·时钟产生电路设计 | 第52-53页 |
| ·共模反馈电路的设计 | 第53-54页 |
| ·数字校正电路的设计 | 第54-58页 |
| ·模拟开关的设计 | 第58-62页 |
| ·小结 | 第62-63页 |
| 第五章 电路仿真及分析 | 第63-72页 |
| ·采样保持电路的仿真 | 第63-65页 |
| ·比较器的仿真 | 第65-66页 |
| ·MDAC电路的仿真 | 第66-71页 |
| ·小结 | 第71-72页 |
| 第六章 结束语 | 第72-74页 |
| 致谢 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 研究成果 | 第78-79页 |
| 附录A | 第79-82页 |
| 附录B | 第82页 |