| 摘要 | 第1-5页 |
| ABSTRACT | 第5-15页 |
| 第一章 绪论 | 第15-21页 |
| ·SATA 协议特点 | 第15-16页 |
| ·国内外研究状况 | 第16-18页 |
| ·课题研究背景与意义 | 第18-20页 |
| ·本文研究工作和结构 | 第20-21页 |
| 第二章 SATA2.0 协议的结构与功能分析 | 第21-37页 |
| ·SATA2.0 结构分析 | 第21-22页 |
| ·应用层分析 | 第22-23页 |
| ·应用层结构分析 | 第22页 |
| ·应用层功能分析 | 第22-23页 |
| ·命令层分析 | 第23-24页 |
| ·命令层结构分析 | 第23-24页 |
| ·命令层功能分析 | 第24页 |
| ·传输层分析 | 第24-28页 |
| ·传输层结构分析 | 第25页 |
| ·传输层功能分析 | 第25-28页 |
| ·链路层分析 | 第28-34页 |
| ·链路层结构分析 | 第28-29页 |
| ·链路层功能分析 | 第29-34页 |
| ·物理层分析 | 第34-36页 |
| ·物理层结构分析 | 第34-35页 |
| ·物理层功能分析 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第三章 SATA2.0 控制器功能与结构设计 | 第37-58页 |
| ·需求分析 | 第37页 |
| ·SATA2.0 控制器总体设计 | 第37-38页 |
| ·物理层功能结构设计 | 第38-45页 |
| ·GTX 模块结构和功能 | 第39-43页 |
| ·OOB 模块功能设计 | 第43-45页 |
| ·链路层功能结构设计 | 第45-49页 |
| ·链路层总体设计 | 第45-46页 |
| ·链路层接收部分设计 | 第46-48页 |
| ·链路层发送部分设计 | 第48-49页 |
| ·传输层功能结构设计 | 第49-52页 |
| ·传输层总体设计 | 第49-50页 |
| ·传输层接收部分设计 | 第50-51页 |
| ·传输层发送部分设计 | 第51-52页 |
| ·命令层功能结构设计 | 第52-57页 |
| ·命令层总体设计 | 第52-54页 |
| ·DMA 模式工作流程设计 | 第54-55页 |
| ·命令层工作流程设计 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第四章 基于FPGA 的SATA2.0 控制器实现设计 | 第58-89页 |
| ·基于FPGA 的总体架构设计 | 第58-67页 |
| ·FPGA 逻辑架构分析 | 第58-59页 |
| ·FPGA 时序性能设计 | 第59-63页 |
| ·控制机制的设计 | 第63-64页 |
| ·总体架构设计 | 第64-67页 |
| ·命令层的设计实现 | 第67-70页 |
| ·命令层结构设计 | 第67-69页 |
| ·命令层时序设计 | 第69-70页 |
| ·传输层的设计实现 | 第70-74页 |
| ·传输层结构设计 | 第71页 |
| ·传输层时序设计 | 第71-74页 |
| ·链路层的设计实现 | 第74-79页 |
| ·链路层结构设计 | 第75页 |
| ·链路层时序设计 | 第75-79页 |
| ·物理层的设计实现 | 第79-80页 |
| ·物理层结构设计 | 第79页 |
| ·物理层时序设计 | 第79-80页 |
| ·关键模块的设计 | 第80-88页 |
| ·异步时钟系统设计 | 第80-84页 |
| ·中断恢复系统设计 | 第84-88页 |
| ·本章小结 | 第88-89页 |
| 第五章 应用系统设计与性能分析 | 第89-105页 |
| ·应用系统总体设计 | 第89-90页 |
| ·数据存储系统设计 | 第90-95页 |
| ·数据存储系统硬件 | 第90-92页 |
| ·RS232 解码模块设计 | 第92-93页 |
| ·测试模块设计 | 第93-94页 |
| ·在线调试工具Chipscope Pro | 第94-95页 |
| ·系统测试与结果分析 | 第95-103页 |
| ·传输的准确性测试 | 第96-99页 |
| ·传输的速度测试 | 第99-103页 |
| ·应用系统结果分析 | 第103-104页 |
| ·本章小结 | 第104-105页 |
| 第六章 总结与展望 | 第105-107页 |
| ·总结 | 第105-106页 |
| ·展望 | 第106-107页 |
| 附录 | 第107-112页 |
| 致谢 | 第112-113页 |
| 参考文献 | 第113-115页 |
| 攻硕期间取得的研成果 | 第115-116页 |