| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-11页 |
| ·数字存储示波器的发展概况 | 第8页 |
| ·存储技术的发展情况 | 第8-10页 |
| ·论文的研究任务及要求 | 第10-11页 |
| 第二章 基于DDR2 SDRAM 的数据采集存储系统总体方案设计 | 第11-19页 |
| ·数字存储示波器的硬件结构 | 第11-12页 |
| ·时钟板的硬件设计 | 第12-13页 |
| ·基于DDR2 SDRAM 存储的高速数据采集板的硬件结构 | 第13-19页 |
| ·ADC 模块 | 第14-15页 |
| ·大容量存储模块 | 第15-18页 |
| ·采集控制模块 | 第18-19页 |
| 第三章 数据采集控制电路的方案设计 | 第19-31页 |
| ·数据采集控制电路的总体设计 | 第19-21页 |
| ·高速存储模块设计 | 第21-26页 |
| ·片内存储 | 第23-24页 |
| ·片外存储（DDR2 SDRAM 存储） | 第24-26页 |
| ·数据采集板与主控板之间的接口模块设计 | 第26-31页 |
| ·PPI 传输 | 第29-30页 |
| ·DMA 传输 | 第30-31页 |
| 第四章 DDR2 SDRAM 存储技术分析 | 第31-45页 |
| ·DDR2 SDRAM 芯片结构 | 第31-34页 |
| ·DDR2 SDRAM 引脚介绍 | 第31-32页 |
| ·DDR2 SDRAM 内部结构 | 第32-34页 |
| ·DDR2 SDRAM 操作时序 | 第34-40页 |
| ·DDR2 SDRAM 指令解析 | 第35-37页 |
| ·DDR2 SDRAM 上电和初始化 | 第37-38页 |
| ·DDR2 SDRAM 存储控制逻辑 | 第38-40页 |
| ·DDR2 SDRAM 重要参数设置 | 第40-45页 |
| ·DDR2 SDRAM 延迟参数的设置 | 第40-41页 |
| ·DDR2 SDRAM 时钟频率的选取 | 第41-43页 |
| ·DDR2 SDRAM 终结电阻阻值的选取 | 第43-45页 |
| 第五章 DDR2 SDRAM 存储模块设计 | 第45-64页 |
| ·DDR2 SDRAM 存储模块的系统方案设计 | 第45-46页 |
| ·DDR2 SDRAM 时钟模块的设计 | 第46-48页 |
| ·DDR2 相关信号与时钟信号的相位差别 | 第46-47页 |
| ·PCB 时钟绕线方式保证读数据二次采样的正确性 | 第47-48页 |
| ·时钟模块的具体实现 | 第48页 |
| ·DDR2 SDRAM 控制器模块设计 | 第48-55页 |
| ·DDR2 SDRAM 初始化模块设计 | 第51-52页 |
| ·DDR2 SDRAM 控制模块的设计 | 第52-55页 |
| ·DDR2 SDRAM 高速数据缓存通道的研究 | 第55-59页 |
| ·全速率数据缓存通道的局限性 | 第56-57页 |
| ·半速率高速数据缓存通道的实现 | 第57-59页 |
| ·FPGA 与DDR2 间双速率接口的实现 | 第59-64页 |
| ·DQ 模块的实现 | 第60-61页 |
| ·DQS 模块的实现 | 第61-64页 |
| 第六章 系统调试分析 | 第64-71页 |
| ·时钟板的时钟驱动能力 | 第64-66页 |
| ·DDR2 数据存储时出现的问题 | 第66-68页 |
| ·接口信号稳定性的问题 | 第68-71页 |
| 第七章 结束语 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-74页 |
| 攻读硕士期间的研究成果 | 第74-75页 |