| 摘要 | 第1-7页 |
| Abstract | 第7-8页 |
| 第一章 绪论 | 第8-20页 |
| ·研究背景 | 第8-9页 |
| ·FPGA 概述 | 第9-11页 |
| ·FPGA 技术的发展历史 | 第9页 |
| ·FPGA 技术简介 | 第9-11页 |
| ·Verilog HDL 介绍 | 第11-13页 |
| ·Verilog HDL 的历史 | 第11页 |
| ·Verilog HDL 的特点 | 第11-13页 |
| ·JPEG-LS 图像压缩技术分析 | 第13-18页 |
| ·图像压缩的原理及分类 | 第13-14页 |
| ·图像压缩技术的国际标准介绍 | 第14-16页 |
| ·JPEG-LS 图像压缩算法流程 | 第16-18页 |
| ·本课题的主要工作及论文结构安排 | 第18-20页 |
| 第二章 FPGA 的硬件结构与软件开发 | 第20-31页 |
| ·Virtex-Ⅱ Pro 系列器件结构 | 第20-23页 |
| ·Verilog HDL 的开发 | 第23-26页 |
| ·Verilog HDL 的设计方法 | 第23-24页 |
| ·Verilog HDL 语言的基本结构 | 第24-25页 |
| ·Verilog HDL 设计中的几点注意事项 | 第25-26页 |
| ·开发工具介绍 | 第26-30页 |
| ·FPGA 的设计流程 | 第26-28页 |
| ·FPGA 常用开发软件介绍 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 图像实时压缩系统的模块化设计与实现 | 第31-52页 |
| ·系统总体设计中的关键技术 | 第31-38页 |
| ·并行处理技术 | 第31-34页 |
| ·乒乓缓存对数据流的控制 | 第34-35页 |
| ·结构层次化编程 | 第35-38页 |
| ·系统总体框架结构及各部分主要功能 | 第38-40页 |
| ·功能需求及设计思路 | 第38-40页 |
| ·JPEG-LS 近无损图像压缩算法的Verilog HDL 实现 | 第40-44页 |
| ·图像压缩模块总体设计 | 第40-41页 |
| ·图像压缩模块层次结构及子模块设计 | 第41-44页 |
| ·SDRAM 控制器模块的设计与实现 | 第44-51页 |
| ·设计背景 | 第44-45页 |
| ·SDRAM 及MT48LC4M16A2 存储芯片介绍 | 第45-48页 |
| ·SDRAM 控制器模块的设计实现 | 第48-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 系统测试及性能分析 | 第52-61页 |
| ·常用测试方法介绍 | 第52页 |
| ·测试平台的设计 | 第52-54页 |
| ·测试过程及结果分析 | 第54-60页 |
| ·SDRAM 控制器模块的测试 | 第54-57页 |
| ·JPEG-LS 近无损图像压缩模块的测试 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 结束语 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 攻读硕士学位期间完成的学术论文 | 第65页 |