| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 课题的背景、研究内容和意义 | 第9-13页 |
| ·频率合成技术的背景简介 | 第9-11页 |
| ·直接频率合成 | 第9-10页 |
| ·锁相频率合成 | 第10页 |
| ·直接数字频率合成 | 第10-11页 |
| ·FPGA的数字通信应用 | 第11页 |
| ·本课题的研究内容和意义 | 第11-13页 |
| 第2章 本课题的理论分析 | 第13-19页 |
| ·频率合成器的主要技术指标 | 第13-14页 |
| ·直接数字频率合成 DDS | 第14-19页 |
| ·DDS原理 | 第14-16页 |
| ·DDS设计的形成方案 | 第16-19页 |
| 第3章 本设计的EDA工具应用介绍 | 第19-25页 |
| ·硬件描述语言VHDL | 第19-20页 |
| ·FPGA现场可编程门阵列 | 第20-25页 |
| ·FPGA设计方法 | 第21-23页 |
| ·MAX+PLUS II的特点 | 第23-25页 |
| 第4章 基于 FPGA的DDS设计实现 | 第25-46页 |
| ·基本 DDS系统框图 | 第25页 |
| ·基本 DDS各模块分析 | 第25-26页 |
| ·累加器、相位寄存器、加法器模块的电路结构 | 第26-27页 |
| ·正(余)弦查找表 ROM模块 | 第27-29页 |
| ·仿真波形的模拟显示 | 第29-31页 |
| ·系统的完整仿真 | 第31-41页 |
| ·FIR低通滤波器的设计与实现 | 第41-46页 |
| 第5章 Altera FLEX10K系列器件的配置与下载实现 | 第46-55页 |
| ·配置方式 | 第46-48页 |
| ·被动串行配置方式(PS) | 第47-48页 |
| ·并口下载电缆 ByteBlaster原理 | 第48-49页 |
| ·Byteblaster的连接及其原理 | 第48页 |
| ·Byteblaster 25针插座头 | 第48页 |
| ·Byteblaster 10针插头 | 第48-49页 |
| ·系统实现的设备资源 | 第49页 |
| ·下载及结果分析 | 第49-55页 |
| ·系统输出最小值 | 第50-51页 |
| ·系统输出最大值 | 第51-52页 |
| ·系统输出一般值 | 第52-55页 |
| 结论 | 第55-57页 |
| 参考文献 | 第57-59页 |
| 附录A DDS.tbl文件 | 第59-61页 |
| 附录B MATLB源程序 | 第61-62页 |
| 附录C Byteblaster 25针连接线 | 第62-63页 |
| 附录D Byteblaster 10针插头的引脚 | 第63-64页 |
| 攻读学位期间公开发表论文 | 第64-65页 |
| 致谢 | 第65-66页 |
| 研究生履历 | 第66页 |