基于FPGA的硬盘数据加密系统研究
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题背景与意义 | 第9页 |
| ·硬盘数据保护的现状 | 第9-11页 |
| ·主要工作 | 第11页 |
| ·本文的组织结构 | 第11-13页 |
| 第二章 硬盘加密系统整体设计 | 第13-21页 |
| ·FPGA设计基础 | 第13-14页 |
| ·FPGA简要描述 | 第13页 |
| ·硬件描述语言概况 | 第13-14页 |
| ·开发环境介绍 | 第14-16页 |
| ·Verilog HDL介绍 | 第14-15页 |
| ·Altera Quartus Ⅱ介绍 | 第15-16页 |
| ·系统的整体设计 | 第16-21页 |
| ·硬盘加密的可行性 | 第16页 |
| ·加密系统整体设计方案 | 第16-18页 |
| ·难点分析与关键技术 | 第18-21页 |
| 第三章 协议控制单元分析与实现 | 第21-41页 |
| ·ATA协议介绍 | 第21-26页 |
| ·ATA协议简述 | 第21-22页 |
| ·ATA接口管脚信号 | 第22-24页 |
| ·寄存器组 | 第24-25页 |
| ·硬盘读写操作 | 第25-26页 |
| ·ATA控制器的设计实现 | 第26-35页 |
| ·ATA主要命令流程分析 | 第26-27页 |
| ·PIO传输设计实现 | 第27-30页 |
| ·UDMA传输设计实现 | 第30-35页 |
| ·ATA协议传输加密的实现 | 第35-41页 |
| ·PIO加密传输的实现 | 第35-36页 |
| ·UDMA加密传输的实现 | 第36-41页 |
| 第四章 数据处理单元设计与实现 | 第41-55页 |
| ·AES算法流程 | 第41-45页 |
| ·AES算法单元设计 | 第45-49页 |
| ·算法设计方案 | 第45-47页 |
| ·算法单元结构框图 | 第47-49页 |
| ·AES模块具体实现 | 第49-51页 |
| ·轮运算模块实现 | 第49-50页 |
| ·密钥扩展模块实现 | 第50-51页 |
| ·接口与控制模块实现 | 第51页 |
| ·其它数据处理单元设计与实现 | 第51-55页 |
| ·CRC校验电路设计实现 | 第51-53页 |
| ·FIFO缓存器设计与实现 | 第53-55页 |
| 第五章 系统的整体实现与测试 | 第55-61页 |
| ·整体实现 | 第55-57页 |
| ·顶层实现 | 第55-56页 |
| ·系统优化 | 第56-57页 |
| ·系统测试 | 第57-61页 |
| ·测试环境 | 第57-58页 |
| ·仿真测试 | 第58-59页 |
| ·片上测试 | 第59-61页 |
| 第六章 总结与展望 | 第61-63页 |
| ·工作总结 | 第61页 |
| ·后期展望 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67页 |
