SOPC技术在雷达处理系统中的应用
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-10页 |
| ·研究背景 | 第7页 |
| ·SOPC技术概述 | 第7-8页 |
| ·雷达处理系统概述 | 第8页 |
| ·本文的主要工作安排 | 第8-10页 |
| 2 SOPC设计技术概述 | 第10-15页 |
| ·SOPC技术简介 | 第10-11页 |
| ·SOPC设计流程 | 第11页 |
| ·SOPC的开发平台 | 第11-14页 |
| ·本章小结 | 第14-15页 |
| 3 基于SOPC的雷达处理系统软硬件协同设计 | 第15-20页 |
| ·软硬件协同设计的背景和发展过程 | 第15-16页 |
| ·软硬件协同设计的系统构架 | 第16-18页 |
| ·支持软硬件协同设计的工具 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 4 基于SOPC的雷达信号处理系统硬件模块设计 | 第20-54页 |
| ·发射信号波形选择 | 第20-22页 |
| ·正交解调 | 第22-24页 |
| ·脉冲压缩 | 第24-27页 |
| ·时域处理方法 | 第25页 |
| ·频域处理方法 | 第25-26页 |
| ·时域处理和频域处理方法的比较 | 第26-27页 |
| ·线性调频信号的旁瓣抑制 | 第27-29页 |
| ·MTD杂波抑制技术 | 第29-33页 |
| ·恒虚警技术 | 第33-35页 |
| ·硬件实现流程 | 第35-40页 |
| ·硬件开发环境 | 第35-36页 |
| ·硬件开发流程 | 第36-40页 |
| ·硬件电路模块设计 | 第40-50页 |
| ·时钟生成模块 | 第40-41页 |
| ·模拟信号接收模块 | 第41-42页 |
| ·IQ解调模块 | 第42-44页 |
| ·脉冲压缩模块 | 第44-46页 |
| ·MTD模块 | 第46-49页 |
| ·CFAR模块 | 第49-50页 |
| ·系统时钟可靠性研究 | 第50-52页 |
| ·本章小结 | 第52-54页 |
| 5 基于SOPC的微处理器系统设计 | 第54-68页 |
| ·EDK基本工具介绍 | 第54-55页 |
| ·EDK设计流程 | 第55-57页 |
| ·构建系统软件模块 | 第57-59页 |
| ·PowerPC操作系统简介 | 第57页 |
| ·基于Standalone的软件设计 | 第57-58页 |
| ·使用SDK建立应用软件工程 | 第58-59页 |
| ·构建基本硬件结构 | 第59-67页 |
| ·IO口设计 | 第61-62页 |
| ·计时器设计 | 第62页 |
| ·中断设计 | 第62-63页 |
| ·RS232串口设计 | 第63-64页 |
| ·超级终端 | 第64-67页 |
| ·ISE和EDK协作设计 | 第67页 |
| ·本章小结 | 第67-68页 |
| 6 结束语 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |
