| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 缩略词 | 第11-12页 |
| 第一章 绪论 | 第12-22页 |
| 1.1 课题研究背景和意义 | 第12-14页 |
| 1.1.1 AES-GCM概述 | 第12-13页 |
| 1.1.2 旁路攻击简介 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-19页 |
| 1.2.1 高速AES加密电路研究现状 | 第14-15页 |
| 1.2.2 高速GHASH电路研究现状 | 第15-17页 |
| 1.2.3 高阶差分功耗攻击研究现状 | 第17-18页 |
| 1.2.4 碰撞攻击研究现状 | 第18页 |
| 1.2.5 功耗攻击防御措施的研究现状 | 第18-19页 |
| 1.3 本文主要研究内容 | 第19-20页 |
| 1.4 论文结构安排 | 第20-22页 |
| 第二章 高速AES-GCM密码电路总体结构设计 | 第22-33页 |
| 2.1 AES-GCM算法加密过程 | 第22-24页 |
| 2.2 典型AES-GCM电路结构分析 | 第24-28页 |
| 2.2.1 并行式AES-GCM电路结构问题分析 | 第24-26页 |
| 2.2.2 串行式AES-GCM电路结构问题分析 | 第26-28页 |
| 2.3 高速AES-GCM电路结构设计 | 第28-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 高速AES-GCM密码电路关键技术研究与实现 | 第33-56页 |
| 3.1 高速AES加密电路设计 | 第33-47页 |
| 3.1.1 AES加密运算原理 | 第33-35页 |
| 3.1.2 复合域S盒的设计与优化 | 第35-42页 |
| 3.1.3 流水线结构AES电路设计 | 第42-45页 |
| 3.1.4 仿真综合与性能分析 | 第45-47页 |
| 3.2 高速有限域乘法器设计 | 第47-55页 |
| 3.2.1 比特并行乘法器的设计方法 | 第47-50页 |
| 3.2.2 流水线Karatsuba乘法器的设计 | 第50-54页 |
| 3.2.3 仿真综合与性能分析 | 第54-55页 |
| 3.3 本章小结 | 第55-56页 |
| 第四章 高阶差分功耗攻击及防御措施的研究与实现 | 第56-73页 |
| 4.1 高阶差分功耗攻击基本原理 | 第56-58页 |
| 4.2 高阶差分功耗攻击仿真平台的设计 | 第58-68页 |
| 4.2.1 掩码AES加密电路设计 | 第59-64页 |
| 4.2.2 HO-DPA攻击模块的设计 | 第64-68页 |
| 4.3 抗HO-DPA的掩码策略研究 | 第68-70页 |
| 4.4 仿真实验与分析 | 第70-72页 |
| 4.4.1 HO-DPA攻击仿真实验与分析 | 第70-71页 |
| 4.4.2 HO-DPA防御措施仿真验证 | 第71-72页 |
| 4.5 本章小结 | 第72-73页 |
| 第五章 碰撞攻击及防御措施的研究与实现 | 第73-84页 |
| 5.1 碰撞攻击基本原理 | 第73-76页 |
| 5.1.1 碰撞位置的选择 | 第73-74页 |
| 5.1.2 碰撞的检测方法 | 第74-76页 |
| 5.2 针对掩码AES-GCM密码电路的碰撞攻击 | 第76-81页 |
| 5.2.1 碰撞区分器 | 第77-78页 |
| 5.2.2 检测碰撞 | 第78-79页 |
| 5.2.3 容错碰撞链的设计 | 第79-80页 |
| 5.2.4 碰撞攻击仿真实验验证 | 第80-81页 |
| 5.3 基于随机延时的并行S盒的防御措施 | 第81-83页 |
| 5.4 本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 参考文献 | 第86-92页 |
| 致谢 | 第92-93页 |
| 在学期间的研究成果及发表的学术论文 | 第93页 |