宽带雷达信号采集与处理技术研究
| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 课题研究背景及意义 | 第12-13页 |
| 1.2 国内外发展及研究现状 | 第13-15页 |
| 1.3 论文主要内容以及结构安排 | 第15-17页 |
| 第二章 宽带雷达信号采集与处理系统简介 | 第17-29页 |
| 2.1 信号采集基本理论 | 第17-21页 |
| 2.2 宽带雷达信号采集与处理系统方案 | 第21-26页 |
| 2.2.1 关键芯片介绍 | 第21-25页 |
| 2.2.2 系统结构框图 | 第25-26页 |
| 2.3 系统高速互连 | 第26-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 高速信号采集模块开发设计 | 第29-48页 |
| 3.1 高速信号采集模块电路结构 | 第29-31页 |
| 3.2 工作模式配置与分析 | 第31-37页 |
| 3.3 采样数据降速逻辑设计与实现 | 第37-43页 |
| 3.3.1 区域时钟资源 | 第37-39页 |
| 3.3.2 SelectIO逻辑资源 | 第39-41页 |
| 3.3.3 1:4串并转换 | 第41-42页 |
| 3.3.4 采样数据的输出顺序及调整 | 第42-43页 |
| 3.4 高速信号采集模块测试 | 第43-46页 |
| 3.5 本章小结 | 第46-48页 |
| 第四章 实时信号处理模块开发设计 | 第48-69页 |
| 4.1 实时信号处理模块电路结构 | 第48-49页 |
| 4.2 基础电路配置 | 第49-57页 |
| 4.3 高速大容量数据缓存 | 第57-63页 |
| 4.3.1 缓存芯片简介 | 第58页 |
| 4.3.2 DDR3SDRAM控制器用户接口设计 | 第58-60页 |
| 4.3.3 DDR3SDRAM读写测试 | 第60-63页 |
| 4.4 数据传输与系统互连 | 第63-68页 |
| 4.4.1 RapidIO高速互连技术 | 第63-65页 |
| 4.4.2 RapidIO高速互连实现 | 第65-67页 |
| 4.4.3 数据传输接口性能测试 | 第67-68页 |
| 4.5 本章小结 | 第68-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 5.1 工作总结 | 第69页 |
| 5.2 工作展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 作者在学期间取得的学术成果 | 第77页 |
