基于UVM的FPGA代码功能验证技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-16页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状及分析 | 第9-14页 |
| 1.2.1 基于Testbench的验证方法 | 第10-11页 |
| 1.2.2 基于验证方法学的验证 | 第11-14页 |
| 1.3 主要研究内容与目标 | 第14-15页 |
| 1.4 本文结构 | 第15-16页 |
| 第2章 UVM验证平台架构分析 | 第16-34页 |
| 2.1 UVM验证平台结构 | 第16-23页 |
| 2.1.1 典型UVM验证平台结构 | 第16-20页 |
| 2.1.2 UVM的工厂机制 | 第20-22页 |
| 2.1.3 验证平台的接口 | 第22-23页 |
| 2.2 UVM验证平台中的TLM通信技术 | 第23-27页 |
| 2.2.1 TLM的基本端口的使用 | 第23-26页 |
| 2.2.2 TLM的仿真加速 | 第26-27页 |
| 2.3 UVM验证平台的运行 | 第27-32页 |
| 2.3.1 phase机制 | 第27-30页 |
| 2.3.2 Objection机制 | 第30-31页 |
| 2.3.3 消息管理机制 | 第31-32页 |
| 2.4 本章小结 | 第32-34页 |
| 第3章 UVM验证平台关键模块技术研究 | 第34-60页 |
| 3.1 参考模型设计技术 | 第34-46页 |
| 3.1.1 寄存器模型实现 | 第35-40页 |
| 3.1.2 参考模型的功能设计 | 第40-45页 |
| 3.1.3 参考模型的接口设计 | 第45-46页 |
| 3.2 测试向量设计技术 | 第46-53页 |
| 3.2.1 受约束的随机机制 | 第46-48页 |
| 3.2.2 UVM中的激励的产生 | 第48-53页 |
| 3.3 驱动器和监视器设计技术研究 | 第53-58页 |
| 3.3.1 驱动器设计技术 | 第53-56页 |
| 3.3.2 监视器的设计 | 第56-58页 |
| 3.4 本章小结 | 第58-60页 |
| 第4章 基于UVM的CAN逻辑验证 | 第60-81页 |
| 4.1 CAN总线及控制器 | 第60-63页 |
| 4.1.1 CAN总线 | 第60-61页 |
| 4.1.2 CAN控制器逻辑 | 第61-63页 |
| 4.2 验证计划的制定 | 第63-66页 |
| 4.2.1 制定验证功能点 | 第64-65页 |
| 4.2.2 覆盖功能点 | 第65-66页 |
| 4.3 验证平台的搭建 | 第66-75页 |
| 4.3.1 验证平台组件的实现 | 第66-72页 |
| 4.3.2 验证平台的结构 | 第72-75页 |
| 4.4 结果及分析 | 第75-79页 |
| 4.5 本章小结 | 第79-81页 |
| 结论 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 攻读学位期间发表的学术论文及其它成果 | 第87-89页 |
| 致谢 | 第89页 |
