| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 选题背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 论文主要研究工作和内容安排 | 第13-14页 |
| 第二章 宽带波束形成和数字信道化基本理论 | 第14-28页 |
| 2.1 宽带波束形成基本原理 | 第14-18页 |
| 2.1.1 基于Farrow结构的分数延时滤波器 | 第16-17页 |
| 2.1.2 基于拉格朗日插值算法的高效分数延时滤波器 | 第17-18页 |
| 2.2 减采样信号处理 | 第18-21页 |
| 2.2.1 整数倍抽取 | 第18-20页 |
| 2.2.2 抽取滤波器的多相分解 | 第20-21页 |
| 2.3 数字信道化基本理论 | 第21-27页 |
| 2.3.1 数字信道化原理 | 第21-22页 |
| 2.3.2 子信道的划分和交叠方式选择 | 第22-25页 |
| 2.3.3 传统数字信道化的实现结构 | 第25-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 多波束并行侦察接收方案设计 | 第28-41页 |
| 3.1 总体方案设计 | 第28-29页 |
| 3.2 具体实现方案设计 | 第29-40页 |
| 3.2.1 缓存降速器设计 | 第29-30页 |
| 3.2.2 并行多路分数延时滤波器设计 | 第30-32页 |
| 3.2.3 数字信道化输出检测方案设计 | 第32-34页 |
| 3.2.4 高效数字信道化结构设计 | 第34-38页 |
| 3.2.5 两级数字信道化结构设计 | 第38-40页 |
| 3.3 本章小结 | 第40-41页 |
| 第四章 多波束并行侦察接收硬件实现 | 第41-59页 |
| 4.1 缓存降速器的硬件实现 | 第41-43页 |
| 4.2 并行多路分数延时滤波器的硬件实现 | 第43-45页 |
| 4.3 高效数字信道化结构的硬件实现 | 第45-52页 |
| 4.3.1 延时抽取模块 | 第46页 |
| 4.3.2 多通道滤波器组模块 | 第46-49页 |
| 4.3.3 快速傅里叶逆变换模块 | 第49-51页 |
| 4.3.4 取反模块 | 第51-52页 |
| 4.4 信号检测模块的硬件实现 | 第52-57页 |
| 4.4.1 能量积累 | 第53-54页 |
| 4.4.2 信道选择 | 第54-56页 |
| 4.4.3 脉冲描述字参数的测量与组帧 | 第56-57页 |
| 4.5 数字信道化两级交互的硬件实现 | 第57-58页 |
| 4.5.1 跨时钟域处理 | 第57页 |
| 4.5.2 两级数字信道化的实现结构 | 第57-58页 |
| 4.6 本章小结 | 第58-59页 |
| 第五章 硬件测试 | 第59-71页 |
| 5.1 测试系统设计 | 第59-60页 |
| 5.1.1 测试系统结构 | 第59页 |
| 5.1.2 测试平台 | 第59-60页 |
| 5.2 资源消耗 | 第60-61页 |
| 5.3 测试结果 | 第61-69页 |
| 5.3.1 单波束单信号测试 | 第61-63页 |
| 5.3.2 多波束多信号测试 | 第63-67页 |
| 5.3.3 多波束跨信道测试 | 第67-69页 |
| 5.4 结果分析 | 第69页 |
| 5.5 本章小结 | 第69-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 总结 | 第71-72页 |
| 6.2 展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻硕期间取得的研究成果 | 第76页 |