雷达回波数据采集处理系统的研制
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-14页 |
| ·课题研究背景及意义 | 第9-10页 |
| ·课题研究现状 | 第10-11页 |
| ·雷达回波数据采集处理的特点 | 第11-13页 |
| ·本文主要研究内容 | 第13-14页 |
| 2 系统分析及方案设计 | 第14-30页 |
| ·系统设计分析 | 第14-18页 |
| ·雷达回波及其控制信号分析 | 第14-16页 |
| ·系统设计要求分析 | 第16-18页 |
| ·系统方案设计 | 第18-26页 |
| ·数据采集部分 | 第18-21页 |
| ·数据处理部分 | 第21-26页 |
| ·系统组成 | 第26-28页 |
| ·阻抗匹配盒 | 第26-27页 |
| ·数据采集处理器 | 第27-28页 |
| ·系统工作状态 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 3 系统硬件设计 | 第30-42页 |
| ·数据采集卡硬件设计 | 第30-33页 |
| ·ADC 芯片选择 | 第30页 |
| ·AD 前端设计 | 第30-33页 |
| ·数据处理卡硬件设计 | 第33-37页 |
| ·核心器件选择 | 第33-35页 |
| ·控制信号输入接口设计 | 第35页 |
| ·DSP 与FPGA 接口设计 | 第35-36页 |
| ·PCM 接口电路设计 | 第36-37页 |
| ·其它外围电路设计 | 第37-41页 |
| ·时钟电路设计 | 第37-38页 |
| ·电源检测和复位电路设计 | 第38-39页 |
| ·供电电源设计 | 第39-41页 |
| ·阻抗匹配盒硬件设计 | 第41页 |
| ·本章小结 | 第41-42页 |
| 4 系统逻辑及DSP 软件设计 | 第42-57页 |
| ·FPGA 逻辑设计 | 第42-51页 |
| ·采集模块 | 第42-44页 |
| ·总线控制模块 | 第44-47页 |
| ·编帧编码模块 | 第47-51页 |
| ·DSP 软件设计 | 第51-56页 |
| ·原始数据搬移 | 第52-53页 |
| ·数据处理流程 | 第53-56页 |
| ·预处理数据发出 | 第56页 |
| ·本章小结 | 第56-57页 |
| 5 系统关键技术及性能测试 | 第57-64页 |
| ·关键技术分析 | 第57-59页 |
| ·相位一致性控制方法 | 第57-58页 |
| ·基于流水线的数据处理方法 | 第58-59页 |
| ·系统性能测试 | 第59-63页 |
| ·通道间相位一致性测试 | 第59-61页 |
| ·DSP 预处理算法验证 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 结束语 | 第64-65页 |
| 附录 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第70-71页 |
| 致谢 | 第71页 |
