| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第6-10页 |
| 1.1 研究背景与研究意义 | 第6-7页 |
| 1.2 研究现状与发展趋势 | 第7-9页 |
| 1.3 主要工作与论文结构 | 第9-10页 |
| 第二章 ADC概述 | 第10-22页 |
| 2.1 模数转换器基本原理 | 第10-12页 |
| 2.1.1 采样过程 | 第10-11页 |
| 2.1.2 量化噪声 | 第11-12页 |
| 2.2 模数转换器分类 | 第12-18页 |
| 2.2.1 全并行（Flash）ADC | 第13-14页 |
| 2.2.2 两步型（two-step）ADC | 第14-15页 |
| 2.2.3 流水线型（pipeline）ADC | 第15页 |
| 2.2.4 过采样（sigma-delta）ADC | 第15-17页 |
| 2.2.5 折叠型（folding）ADC | 第17页 |
| 2.2.6 逐次逼近（SAR）ADC | 第17-18页 |
| 2.3 模数转换器参数指标 | 第18-22页 |
| 2.3.1 静态参数 | 第18-20页 |
| 2.3.2 动态参数 | 第20-22页 |
| 第三章 SAR ADC主要模块研究与设计 | 第22-38页 |
| 3.1 采样保持电路结构与非理想性 | 第22-23页 |
| 3.2 DAC | 第23-32页 |
| 3.2.1 DAC主要结构 | 第23-28页 |
| 3.2.2 电荷再分配DAC分析 | 第28-32页 |
| 3.3 比较器 | 第32-38页 |
| 3.3.1 比较器主要结构 | 第32-33页 |
| 3.3.2 比较器的速度 | 第33-35页 |
| 3.3.3 比较器精度 | 第35-36页 |
| 3.3.4 比较器功耗 | 第36-38页 |
| 第四章 SAR ADC电路设计与仿真 | 第38-60页 |
| 4.1 DAC设计与仿真 | 第38-45页 |
| 4.1.1 开关的设计 | 第38-41页 |
| 4.1.2 单位电容的确定 | 第41-43页 |
| 4.1.3 改进的DAC电路与仿真 | 第43-45页 |
| 4.2 比较器设计与仿真 | 第45-52页 |
| 4.2.1 前置预放大级设计与仿真 | 第46-48页 |
| 4.2.2 锁存比较级电路设计与仿真 | 第48-50页 |
| 4.2.3 比较器电路与仿真 | 第50-52页 |
| 4.3 数字逻辑电路设计与仿真 | 第52-58页 |
| 4.4 整体电路设计与仿真 | 第58-60页 |
| 第五章 版图设计 | 第60-67页 |
| 5.1 版图设计需要考虑的问题 | 第61-63页 |
| 5.1.1 噪声问题 | 第61-62页 |
| 5.1.2 匹配问题 | 第62-63页 |
| 5.1.3 其他问题 | 第63页 |
| 5.2 版图的总体设计 | 第63-67页 |
| 第六章 总结与展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 附录 | 第71-72页 |