| 摘要 | 第5-7页 |
| abstract | 第7-8页 |
| 第一章 绪论 | 第14-26页 |
| 1.1 研究背景与意义 | 第14-15页 |
| 1.2 研究挑战与创新点 | 第15-18页 |
| 1.3 相关工作介绍 | 第18-24页 |
| 1.3.1 非易失性存储介质相关研究 | 第18-19页 |
| 1.3.2 赛道存储相关研究 | 第19-21页 |
| 1.3.3 内存计算框架相关研究 | 第21-22页 |
| 1.3.4 卷积神经网络硬件加速相关研究 | 第22-24页 |
| 1.4 本文组织结构 | 第24-26页 |
| 第二章 相关理论介绍 | 第26-32页 |
| 2.1 常见非易失性存储 | 第26-27页 |
| 2.2 内存计算 | 第27-28页 |
| 2.3 卷积神经网络 | 第28-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第三章 基于第二代赛道存储的内存计算框架 | 第32-40页 |
| 3.1 赛道存储技术 | 第32-34页 |
| 3.2 新型高效内存计算框架 | 第34-38页 |
| 3.3 本章小结 | 第38-40页 |
| 第四章 基于斯格明子介质的计算单元设计与优化 | 第40-50页 |
| 4.1 基于斯格明子逻辑门的异或逻辑 | 第40-42页 |
| 4.2 基于斯格明子逻辑门的进位逻辑 | 第42-43页 |
| 4.3 基于斯格明子逻辑门的全加器 | 第43-47页 |
| 4.4 基于斯格明子介质的乘法器 | 第47-48页 |
| 4.5 本章小结 | 第48-50页 |
| 第五章 基于斯格明子介质的存储单元设计与优化 | 第50-60页 |
| 5.1 斯格明子存储单元器件层设计 | 第50-53页 |
| 5.2 斯格明子存储单元系统层优化 | 第53-56页 |
| 5.3 斯格明子存储单元实验分析 | 第56-59页 |
| 5.4 本章小结 | 第59-60页 |
| 第六章 基于新型内存计算框架的卷积神经网络计算 | 第60-66页 |
| 6.1 传统架构下卷积神经网络的工作流程 | 第60-62页 |
| 6.2 斯格明子-赛道型内存计算框架中卷积神经网络工作流程 | 第62-65页 |
| 6.3 本章小结 | 第65-66页 |
| 第七章 实验结果与分析 | 第66-74页 |
| 7.1 斯格明子计算单元性能评估 | 第66-68页 |
| 7.2 基于第二代赛道存储的内存计算框架性能评估 | 第68-73页 |
| 7.2.1 实验环境配置 | 第68-69页 |
| 7.2.2 实验结果 | 第69-73页 |
| 7.3 本章小结 | 第73-74页 |
| 第八章 总结与展望 | 第74-77页 |
| 8.1 总结 | 第74-76页 |
| 8.2 展望 | 第76-77页 |
| 参考文献 | 第77-86页 |
| 致谢 | 第86-87页 |
| 发表论文和科研情况 | 第87-88页 |