基于英特尔多核及众核平台的全局序列比对算法研究
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 本文主要工作 | 第13-14页 |
| 1.4 本文组织结构 | 第14-17页 |
| 第2章 比对算法介绍 | 第17-31页 |
| 2.1 问题定义 | 第17-18页 |
| 2.2 Needleman-Wunsch算法 | 第18-25页 |
| 2.2.1 全局比对 | 第18-20页 |
| 2.2.2 半全局比对 | 第20-22页 |
| 2.2.3 打分矩阵 | 第22页 |
| 2.2.4 仿射空位罚分 | 第22-25页 |
| 2.3 Myers算法 | 第25-27页 |
| 2.4 BitPAl算法 | 第27-29页 |
| 2.5 本章小节 | 第29-31页 |
| 第3章 并行框架设计及实现 | 第31-39页 |
| 3.1 框架概述 | 第31-32页 |
| 3.2 流水线调度模块 | 第32-34页 |
| 3.3 任务分发模块 | 第34-36页 |
| 3.4 数据传输模块 | 第36页 |
| 3.5 内存管理模块 | 第36-37页 |
| 3.6 输入输出模块 | 第37页 |
| 3.7 本章小节 | 第37-39页 |
| 第4章 并行算法实现 | 第39-51页 |
| 4.1 线程并行 | 第39-41页 |
| 4.2 向量化并行 | 第41-45页 |
| 4.2.1 具体实现 | 第41-44页 |
| 4.2.2 数据预处理 | 第44-45页 |
| 4.3 虚拟指令 | 第45-50页 |
| 4.3.1 语法设计 | 第45-46页 |
| 4.3.2 解释器实现 | 第46-50页 |
| 4.4 本章小节 | 第50-51页 |
| 第5章 结果分析和比较 | 第51-63页 |
| 5.1 实验环境 | 第51页 |
| 5.2 向量化性能测试 | 第51-55页 |
| 5.3 线程扩展性测试 | 第55-57页 |
| 5.4 异构平台测试 | 第57-58页 |
| 5.5 总体性能测试 | 第58-61页 |
| 5.6 本章小节 | 第61-63页 |
| 第6章 总结与展望 | 第63-64页 |
| 参考文献 | 第64-69页 |
| 致谢 | 第69-70页 |
| 硕士期间发表的论文 | 第70页 |
| 硕士期间参加的科研项目 | 第70-71页 |
| 学位论文评阅及答辩情况表 | 第71页 |
