| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第14-26页 |
| 1.1 课题来源 | 第14页 |
| 1.2 研究背景与国内外研究现状 | 第14-18页 |
| 1.2.1 研究背景 | 第14-16页 |
| 1.2.2 国内外研究现状 | 第16-18页 |
| 1.3 研究目的与意义 | 第18-19页 |
| 1.4 主要工作及难点与创新点 | 第19-24页 |
| 1.4.1 主要工作 | 第19-21页 |
| 1.4.2 难点与创新点 | 第21-24页 |
| 1.5 本文结构安排 | 第24-26页 |
| 第二章 整体系统方案设计 | 第26-42页 |
| 2.1 视频技术介绍 | 第26-28页 |
| 2.1.1 视频技术发展 | 第26-27页 |
| 2.1.2 数字视频标准 | 第27-28页 |
| 2.2 系统性能和整体架构设计 | 第28-30页 |
| 2.2.1 系统性能指标 | 第28-29页 |
| 2.2.2 整体架构设计 | 第29-30页 |
| 2.3 系统平台设计方案 | 第30-36页 |
| 2.3.1 视频处理方案 | 第31-32页 |
| 2.3.2 视频接收和发送方案 | 第32-33页 |
| 2.3.3 视频流缓存方案 | 第33-34页 |
| 2.3.4 视频控制方案 | 第34-35页 |
| 2.3.5 系统扩展接口设计方案 | 第35-36页 |
| 2.4 系统视频处理算法 | 第36-41页 |
| 2.4.1 视频缩放 | 第36-38页 |
| 2.4.2 视频平滑滤波 | 第38-39页 |
| 2.4.3 视频边缘检测 | 第39-40页 |
| 2.4.4 视频流并行处理 | 第40-41页 |
| 2.5 本章小结 | 第41-42页 |
| 第三章 系统硬件设计 | 第42-78页 |
| 3.1 系统硬件框图 | 第42-43页 |
| 3.2 硬件电路设计 | 第43-64页 |
| 3.2.1 电源模块设计 | 第43-51页 |
| 3.2.2 核心处理器模块设计 | 第51-55页 |
| 3.2.3 视频处理器模块设计 | 第55-57页 |
| 3.2.4 控制器模块设计 | 第57-58页 |
| 3.2.5 存储模块设计 | 第58-60页 |
| 3.2.6 扩展接口模块设计 | 第60-61页 |
| 3.2.7 GTX高速接口模块设计 | 第61-62页 |
| 3.2.8 系统时钟及复位设计 | 第62-64页 |
| 3.3 PCB信号完整性设计与仿真 | 第64-76页 |
| 3.3.1 PCB叠层设计 | 第64-66页 |
| 3.3.2 PCB阻抗控制 | 第66-67页 |
| 3.3.3 过孔设计 | 第67-69页 |
| 3.3.4 DDR3部分高速信号设计 | 第69-71页 |
| 3.3.5 GTX部分高速信号设计 | 第71-72页 |
| 3.3.6 PCB后仿真 | 第72-73页 |
| 3.3.7 PCB版图及实物图展示 | 第73-76页 |
| 3.4 本章小结 | 第76-78页 |
| 第四章 系统软件设计 | 第78-91页 |
| 4.1 软件整体架构 | 第78-79页 |
| 4.2 SiI9616实现视频编解码与处理 | 第79-80页 |
| 4.3 采用FPGA实现多路视频实时处理及高速通信 | 第80-87页 |
| 4.3.1 采用FPGA实现多路视频实时处理 | 第81-83页 |
| 4.3.2 DDR3高速存储设计 | 第83-85页 |
| 4.3.3 FPGA实现LVDS高速数据通信 | 第85-87页 |
| 4.3.4 GTX高速接口设计 | 第87页 |
| 4.4 STM32F767实现芯片配置及系统监控 | 第87-90页 |
| 4.4.1 触控界面控制模块 | 第88-89页 |
| 4.4.2 SiI9616寄存器控制模块 | 第89页 |
| 4.4.3 USB通信控制模块 | 第89-90页 |
| 4.4.4 FPGA寄存器控制模块 | 第90页 |
| 4.4.5 系统数据分析及记录模块 | 第90页 |
| 4.5 本章小结 | 第90-91页 |
| 第五章 系统性能测试、系统搭建和实验结果 | 第91-105页 |
| 5.1 系统性能测试 | 第91-99页 |
| 5.1.1 电源测试 | 第91-95页 |
| 5.1.2 时钟及复位信号测试 | 第95-96页 |
| 5.1.3 FPGA及STM32验证 | 第96页 |
| 5.1.4 SiI9616视频处理器验证 | 第96-97页 |
| 5.1.5 DDR3测试及验证 | 第97-98页 |
| 5.1.6 双FPGA板内通信验证 | 第98-99页 |
| 5.1.7 LVDS系统扩展接口验证 | 第99页 |
| 5.2 系统搭建说明 | 第99-100页 |
| 5.3 成果展示及性能评估 | 第100-104页 |
| 5.3.1 成果展示 | 第100-103页 |
| 5.3.2 性能评估 | 第103-104页 |
| 5.4 本章小结 | 第104-105页 |
| 第六章 总结与展望 | 第105-110页 |
| 6.1 主要工作总结 | 第105-107页 |
| 6.2 后续工作及展望 | 第107-110页 |
| 6.2.1 硬件部分 | 第108页 |
| 6.2.2 软件部分 | 第108-110页 |
| 参考文献 | 第110-115页 |
| 攻读硕士学位期间的学术成果 | 第115-116页 |
| 致谢 | 第116页 |