首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

全NMOS高速高精度数模转换器关键技术研究

摘要第1-4页
Abstract第4-7页
第一章 绪论第7-13页
   ·数模转换器的发展概况第7-10页
   ·论文的主要工作和章节安排第10-13页
第二章 DAC 的基本原理与转换方式第13-27页
   ·DAC 的基本原理第13-14页
   ·DAC 的主要性能参数第14-18页
     ·静态性能参数第14-16页
     ·动态性能参数第16-18页
   ·DAC 的转换方式第18-27页
     ·电压按比例缩放型DAC第19页
     ·电荷按比例缩放型DAC第19-21页
     ·电流按比例缩放型DAC第21-27页
第三章 全NMOS 10 位1GSample/S DAC 电路设计第27-39页
   ·全NMOS 10 位1GSample/S DAC 的系统架构设计第27-30页
     ·全NMOS 10 位1GSample/S DAC 的转换方式第27-28页
     ·全NMOS 10 位1GSample/S DAC 权重方式的选取第28-29页
     ·全NMOS 10 位1GSample/S 分段式电流舵型DAC 的架构第29-30页
   ·全NMOS 10 位1GSample/S 分段式电流舵型DAC 电流源阵列设计第30-34页
     ·电流源设计要求第30-32页
     ·电流源的匹配设计第32-33页
     ·电流源的电路结构第33-34页
   ·全NMOS 10 位1GSample/S 分段式电流舵型DAC 开关阵列设计第34-39页
     ·开关设计要求第34-36页
     ·开关的电路实现第36-39页
第四章 分段式电流舵型DAC 模拟核心电路的仿真及优化第39-57页
   ·分段式电流舵型DAC 模拟核心电路的综合设计第39-40页
   ·电流镜电路结构的设计第40-43页
     ·电流镜电路结构的参数设计第40-42页
     ·电流镜电路结构的仿真及优化第42-43页
   ·V_(GS) 摆幅减小和非重叠时钟信号电路结构的设计第43-46页
     ·V_(GS) 摆幅减小和非重叠时钟信号电路的参数设计第43页
     ·V_(GS) 摆幅减小和非重叠时钟信号电路的仿真及优化第43-46页
   ·分段式电流舵型DAC 模拟基本单元的仿真第46-48页
   ·8 位温度计编码的仿真与优化第48-52页
   ·分段式电流舵型DAC 模拟核心电路的仿真第52-57页
结论第57-59页
致谢第59-61页
参考文献第61-63页

论文共63页,点击 下载论文
上一篇:高效图像压缩SoC系统设计及验证
下一篇:三维目标电磁散射数值计算及散射特征分析