| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第7-12页 |
| 1.1 课题背景 | 第7-10页 |
| 1.1.1 T-MMB手机电视标准概述 | 第7-9页 |
| 1.1.2 QC-LDPC码解码器介绍 | 第9-10页 |
| 1.2 本文的主要工作及意义 | 第10-11页 |
| 1.3 本文的结构 | 第11-12页 |
| 第二章 LDPC码编解码理论 | 第12-20页 |
| 2.1 线性分组码编解码原理 | 第12-14页 |
| 2.2 LDPC码概述 | 第14-16页 |
| 2.2.1 校验矩阵设计 | 第15-16页 |
| 2.2.2 LDPC码的编码分析 | 第16页 |
| 2.3 LDPC译码算法介绍 | 第16-19页 |
| 2.3.1 概率域译码 | 第16-18页 |
| 2.3.2 对数域译码 | 第18-19页 |
| 2.4 本章小结 | 第19-20页 |
| 第三章 FPGA开发及系统设计 | 第20-28页 |
| 3.1 FPGA设计方法概述 | 第20-25页 |
| 3.1.1 FPGA简要介绍 | 第20-22页 |
| 3.1.2 典型FPGA的设计方法及流程 | 第22-24页 |
| 3.1.3 Virtex-4 系列FPGA介绍 | 第24-25页 |
| 3.2 系统总体设计介绍 | 第25-27页 |
| 3.3 本章小结 | 第27-28页 |
| 第四章 T-MMB发送端仿真与QC_LDPC译码算法的研究 | 第28-50页 |
| 4.1 LDPC编码器的仿真 | 第28-40页 |
| 4.1.1 准循环LDPC码编码原理 | 第28-31页 |
| 4.1.2 T-MMB标准中LDPC编码规定 | 第31-34页 |
| 4.1.3 QC-LDPC码编码器的Matlab仿真 | 第34-40页 |
| 4.2 8PSK解调算法研究与仿真 | 第40-44页 |
| 4.2.1 8PSK解调算法研究 | 第40-42页 |
| 4.2.2 解调算法的Matlab仿真设计 | 第42-44页 |
| 4.3 LDPC解码器研究设计 | 第44-49页 |
| 4.3.1 T-MMB接收端的QC-LDPC译码器 | 第44页 |
| 4.3.2 对数域和积算法研究 | 第44-47页 |
| 4.3.3 最小和算法及其优化算法的比较 | 第47-49页 |
| 4.4 本章小结 | 第49-50页 |
| 第五章 QC_LDPC解码器的设计与实现 | 第50-72页 |
| 5.1 QC_LDPC译码器的半并行结构 | 第52-54页 |
| 5.1.1 各种结构的资源速率比较 | 第52-53页 |
| 5.1.2 半并行译码的存储器结构 | 第53-54页 |
| 5.2 准循环低密度校验码译码器总体结构设计与实现 | 第54-60页 |
| 5.2.1 状态机设计及数据流仿真 | 第55-58页 |
| 5.2.2 存储器地址设计 | 第58-60页 |
| 5.3 运算单元的设计与实现 | 第60-67页 |
| 5.3.1 水平运算单元的设计实现 | 第60-63页 |
| 5.3.2 垂直运算单元的设计实现 | 第63-65页 |
| 5.3.3 判决校验单元的设计实现 | 第65-67页 |
| 5.4 关键模块的优化设计 | 第67-69页 |
| 5.5 FPGA实现 | 第69-71页 |
| 5.5.1 软件工具 | 第69页 |
| 5.5.2 硬件平台 | 第69页 |
| 5.5.3 实现结果 | 第69-71页 |
| 5.6 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 设计总结 | 第72-73页 |
| 6.2 设计展望 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 发表论文和参加科研情况说明 | 第76-77页 |
| 缩略语 | 第77-78页 |
| 致谢 | 第78页 |
