基于FPGA的跳扩频信号产生器
摘要 | 第4-5页 |
Abstract | 第5页 |
1 绪论 | 第9-14页 |
1.1 研究背景及意义 | 第9-10页 |
1.2 跳扩频理论依据 | 第10-11页 |
1.3 跳扩系统 | 第11-12页 |
1.4 研究内容及论文结构 | 第12-14页 |
2 跳扩频关键技术研究 | 第14-36页 |
2.1 伪随机m序列 | 第14-15页 |
2.2 信道编码 | 第15-18页 |
2.2.1 基本概念 | 第15-16页 |
2.2.2 卷积编码 | 第16-17页 |
2.2.3 交织编码 | 第17-18页 |
2.3 跳频序列 | 第18-21页 |
2.3.1 跳频序列设计要求 | 第19页 |
2.3.2 汉明相关 | 第19-21页 |
2.4 跳频同步和信息帧 | 第21-24页 |
2.4.1 同步内容 | 第22页 |
2.4.3 同步的基本传递方法 | 第22-23页 |
2.4.4 参考时钟法同步字头法同步过程 | 第23-24页 |
2.4.5 跳频信息帧结构 | 第24页 |
2.5 π/4DQPSK调制技术 | 第24-26页 |
2.5.1 π/4DQPSK调制原理 | 第25-26页 |
2.5.2 性能仿真 | 第26页 |
2.6 成形滤波器 | 第26-28页 |
2.6.1 SRRC滤波器 | 第27-28页 |
2.7 半带滤波器 | 第28-32页 |
2.7.1 拉格朗日半带滤波 | 第29-30页 |
2.7.2 内插 | 第30-31页 |
2.7.3 多相滤波结构 | 第31-32页 |
2.8 频率合成技术 | 第32-34页 |
2.8.1 数字频率合成器 | 第32-33页 |
2.8.2 数字频率合成器AD9951 | 第33-34页 |
2.9 本章小结 | 第34-36页 |
3 系统方案设计及实现 | 第36-52页 |
3.1 系统总体设计 | 第36-37页 |
3.1.1 系统硬件架构 | 第36页 |
3.1.2 系统软件流程 | 第36-37页 |
3.2 基带纠错编码 | 第37-39页 |
3.2.1 卷积编码实现 | 第37-38页 |
3.2.2 交织编码实现 | 第38-39页 |
3.3 中频数字化π/4DQPSK调制 | 第39-44页 |
3.3.1 FPGA差分相位模块设计 | 第40页 |
3.3.2 SRRC滤波器设计 | 第40-41页 |
3.3.3 半带滤波器设计 | 第41-42页 |
3.3.4 数字复数混合器 | 第42-43页 |
3.3.5 仿真波形及占用资源 | 第43-44页 |
3.4 跳频图案设计 | 第44-46页 |
3.4.1 跳频码设计 | 第44-45页 |
3.4.2 基于FPGA构造对偶频带法 | 第45-46页 |
3.5 AD9951控制电路 | 第46-49页 |
3.5.1 AD9951寄存器配置 | 第46-48页 |
3.5.2 AD9951的FPGA控制模块设计 | 第48-49页 |
3.6 跳频通信同步及组帧 | 第49-51页 |
3.7 本章小结 | 第51-52页 |
4 硬件电路 | 第52-61页 |
4.1 电路连接 | 第52页 |
4.2 FPGA芯片选择 | 第52-53页 |
4.3 FPGA配置 | 第53-54页 |
4.4 系统供电电路 | 第54-55页 |
4.5 时钟电路 | 第55-56页 |
4.6 DDS滤波电路 | 第56-57页 |
4.7 DA电路 | 第57-59页 |
4.7.1 HI5741芯片介绍 | 第57-58页 |
4.7.2 DA连接电路 | 第58-59页 |
4.8 硬件连接注意事项 | 第59-60页 |
4.9 本章小结 | 第60-61页 |
5 系统测试 | 第61-67页 |
5.1 测试环境 | 第61-62页 |
5.2 串口测试 | 第62页 |
5.3 H15741DA测试 | 第62-63页 |
5.4 DDS芯片AD995测试 | 第63-65页 |
5.5 调制信号性能测试 | 第65-66页 |
5.6 本章小结 | 第66-67页 |
6 结论与展望 | 第67-69页 |
参考文献 | 第69-72页 |
个人简历 | 第72页 |
硕士期间发表论文和参与项目 | 第72-73页 |
附录 | 第73-75页 |
致谢 | 第75页 |