AMD-APU的内存控制器的测试技术研究和改进
| 中文摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题的研究背景 | 第10页 |
| 1.2 业界对内存控制器的衡量指标 | 第10-11页 |
| 1.3 AMD 对 APU 内存控制器的测试计划 | 第11-12页 |
| 1.4 本文研究的主要内容 | 第12-13页 |
| 1.5 本文的工作和论文安排 | 第13-14页 |
| 第二章 APU 内存控制器的测试内容 | 第14-29页 |
| 2.1 内存控制器在不同测试平台上的测试流程 | 第14页 |
| 2.2 内存控制器 ATE 数字信号测试介绍 | 第14-18页 |
| 2.2.1 电阻补偿能力测试 | 第14-16页 |
| 2.2.2 空载漏电流测试 | 第16-17页 |
| 2.2.3 接收端电压偏移测试 | 第17-18页 |
| 2.3 内存控制器 ATE 模拟信号测试介绍 | 第18-29页 |
| 2.3.1 内存控制器工作时序介绍 | 第18-19页 |
| 2.3.2 延迟锁相环原理简介和测试 | 第19-22页 |
| 2.3.3 闸门检测和设定 | 第22-24页 |
| 2.3.4 眼图设置和测试 | 第24-29页 |
| 第三章 内存控制器测试特性描述和设置 | 第29-44页 |
| 3.1 特性验证 | 第30-35页 |
| 3.2 特性描述和控制 | 第35-43页 |
| 3.2.1 基础参数特性描述 | 第35-38页 |
| 3.2.2 内存控制器功能特性描述 | 第38-43页 |
| 3.2.2.1 空载电压特性描述 | 第39-40页 |
| 3.2.2.2 ODT 阻抗抗干扰能力描述 | 第40-42页 |
| 3.2.2.3 手动补偿能力测试 | 第42-43页 |
| 3.3 小结 | 第43-44页 |
| 第四章 批量生产中的改进方案 | 第44-55页 |
| 4.1 晶元流程失误导致测试不良率偏高 | 第45-49页 |
| 4.1.1 问题分析 | 第45-46页 |
| 4.1.2 问题定性 | 第46-47页 |
| 4.1.3 问题解决和影响分析 | 第47-49页 |
| 4.2 测试硬件导致测试不良率偏高 | 第49-53页 |
| 4.2.1 问题发现和分析 | 第49-53页 |
| 4.2.1.1 背景介绍和数据监测 | 第49-50页 |
| 4.2.1.2 基础数据分析 | 第50-51页 |
| 4.2.1.3 基于测试原理的数据分析 | 第51-52页 |
| 4.2.1.4 解决方案 | 第52-53页 |
| 4.3 测试内容设定相关导致测试不良率增高 | 第53-54页 |
| 4.3.1 DDR1600 LB 硬性条件设定 | 第53页 |
| 4.3.2 解决方案 | 第53-54页 |
| 4.4 测试条件设定相关导致测试不良率增高 | 第54-55页 |
| 第五章 结束语 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 致谢 | 第59-60页 |
