| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 概述 | 第11-13页 |
| 1.1 课题背景和意义 | 第11页 |
| 1.2 论文的主要内容和意义 | 第11-12页 |
| 1.3 论文主要内容和组织结构 | 第12-13页 |
| 第二章 基本理论和关键技术 | 第13-29页 |
| 2.1 DRAM概述 | 第13-19页 |
| 2.1.1 SDRAM | 第14-15页 |
| 2.1.2 DDR SDRAM | 第15-16页 |
| 2.1.3 DDR2 | 第16-17页 |
| 2.1.4 DDR3 | 第17-18页 |
| 2.1.5 SDRAM/DDR/DDR2/DDR3的区别 | 第18-19页 |
| 2.2 DDR系统设计要点 | 第19-21页 |
| 2.2.1 DDR2信号阻抗匹配设计 | 第19-21页 |
| 2.3 DDR稳定性测试方法 | 第21-25页 |
| 2.3.1 DDR时序测试 | 第22-23页 |
| 2.3.2 DQS工具 | 第23-24页 |
| 2.3.3 系统应用测试 | 第24页 |
| 2.3.4 系统可靠性测试 | 第24-25页 |
| 2.4 DDR测试仪器及工具 | 第25-29页 |
| 2.4.1 示波器的选择 | 第25-27页 |
| 2.4.2 探头的选择 | 第27-28页 |
| 2.4.3 测试工具 | 第28-29页 |
| 第三章 机顶盒内存系统的设计 | 第29-45页 |
| 3.1 硬件平台STiH225 | 第29-32页 |
| 3.1.1 STiH225芯片介绍 | 第29-30页 |
| 3.1.2 STiH225产品技术指标和参数 | 第30-32页 |
| 3.2 DDR接口电路设计 | 第32-34页 |
| 3.3 DDR电源系统设计 | 第34-35页 |
| 3.4 DDR2接口信号线PCB走线 | 第35-39页 |
| 3.5 DDR2寄存器配置 | 第39-42页 |
| 3.6 DDR控制器寄存器设置 | 第42-45页 |
| 第四章 机顶盒内存系统调试 | 第45-64页 |
| 4.1 内存系统出错故障思路 | 第45-48页 |
| 4.2 走线优化 | 第48-51页 |
| 4.2.1 差分走线差分优先于等长 | 第48-49页 |
| 4.2.2 DDR2走线信号参考层完整性 | 第49-51页 |
| 4.3 系统验证方法 | 第51-55页 |
| 4.3.1 极端环境 | 第52-54页 |
| 4.3.2 极端设置 | 第54-55页 |
| 4.4 DDR2时序调试 | 第55-57页 |
| 4.5 DDR寄存器调试 | 第57-63页 |
| 4.6 本章小结 | 第63-64页 |
| 第五章 总结与展望 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 致谢 | 第67-68页 |
| 学位论文评闽及答辩情况表 | 第68页 |