| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 符号说明 | 第9-10页 |
| 1 绪论 | 第10-16页 |
| 1.1 论文的背景及意义 | 第10-11页 |
| 1.2 视频监控技术概述 | 第11-12页 |
| 1.3 国内外研究现状 | 第12-14页 |
| 1.4 本文研究内容及论文结构 | 第14-16页 |
| 1.4.1 论文研究内容 | 第14页 |
| 1.4.2 论文结构 | 第14-16页 |
| 2 DVR设计框架和工作原理 | 第16-23页 |
| 2.1 系统工作原理 | 第17-18页 |
| 2.2 系统框架 | 第18-19页 |
| 2.3 处理器选型 | 第19-22页 |
| 2.3.1 处理器芯片选取 | 第19-21页 |
| 2.3.2 处理器芯片性能介绍 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 3 系统硬件设计 | 第23-52页 |
| 3.1. DM8168 DDR3和NAND FLASH设计 | 第23-31页 |
| 3.1.1 DDR3内存设计 | 第23-26页 |
| 3.1.2 DDR3 PCB布局和走线设计 | 第26-30页 |
| 3.1.3 NAND FLASH设计 | 第30-31页 |
| 3.2 DVR设备电源设计 | 第31-34页 |
| 3.2.1 电源设计原则 | 第31-32页 |
| 3.2.2 DM8168上电时序要求 | 第32页 |
| 3.2.3 DVR设备功耗统计及负载均衡 | 第32-34页 |
| 3.3 DVR设备复位设计 | 第34-36页 |
| 3.3.1 DM8168复位 | 第34-35页 |
| 3.3.2 整板复位设计 | 第35-36页 |
| 3.4 DVR设备接口设计 | 第36-48页 |
| 3.4.1 以太网接口 | 第36-40页 |
| 3.4.2 视频输入部分 | 第40-44页 |
| 3.4.3 视频输出接口 | 第44-45页 |
| 3.4.4 音频输入、输出部分 | 第45-47页 |
| 3.4.5 MICRO SD卡接口 | 第47页 |
| 3.4.6 USB接口 | 第47页 |
| 3.4.7 SATA接口 | 第47-48页 |
| 3.4.8 UART接口 | 第48页 |
| 3.5 PCB布局布线设计和接口防护及电磁兼容设计 | 第48-51页 |
| 3.5.1 PCB布局布线设计 | 第48-50页 |
| 3.5.2 接口防护及电磁兼容设计需求 | 第50-51页 |
| 3.6 本章小结 | 第51-52页 |
| 4 系统软件设计 | 第52-66页 |
| 4.1 软件平台框架 | 第52-59页 |
| 4.1.1 DVR RDK简介 | 第52-55页 |
| 4.1.2 McFW API介绍 | 第55-58页 |
| 4.1.3 SysLink介绍 | 第58-59页 |
| 4.2 CPU芯片启动模式和时钟配置 | 第59-62页 |
| 4.2.1 DM8168启动模式配置 | 第59-60页 |
| 4.2.2 DM8168 CLK设置 | 第60-61页 |
| 4.2.3 JTAG | 第61-62页 |
| 4.3 内存DDR3调试 | 第62-64页 |
| 4.4 视频输入输出接口调试 | 第64-65页 |
| 4.5 本章小结 | 第65-66页 |
| 5 调试结果 | 第66-73页 |
| 5.1 硬件调试 | 第66-71页 |
| 5.1.1 电压 | 第66-67页 |
| 5.1.2 上电顺序 | 第67-69页 |
| 5.1.3 复位 | 第69-71页 |
| 5.1.4 时钟 | 第71页 |
| 5.2 功能测试 | 第71-72页 |
| 5.2.1 测试环境 | 第71-72页 |
| 5.2.2 功能测试 | 第72页 |
| 5.3 本章小结 | 第72-73页 |
| 6、总结与展望 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第76-77页 |
| 致谢 | 第77页 |