全数字调制解调器研究与设计
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 序 | 第8-11页 |
| 1 引言 | 第11-15页 |
| ·研究的背景与意义 | 第11页 |
| ·数字调制解调器的基本概念与简单技术发展 | 第11-12页 |
| ·本文的内容与目标 | 第12-13页 |
| ·完成的结构概述 | 第13-14页 |
| ·论文的章节安排 | 第14-15页 |
| 2 数字Modem的基本原理 | 第15-28页 |
| ·数字Modem的信号处理理论基础 | 第15-20页 |
| ·调制器原理与参数模型 | 第20-23页 |
| ·解调器原理与参数模型 | 第23-28页 |
| ·通信系统模型仿真 | 第23-26页 |
| ·解调器参数模型 | 第26-28页 |
| 3 数字Modem的实现方法 | 第28-37页 |
| ·调制器FPGA实现 | 第28-33页 |
| ·MSK调制器系统结构 | 第28-29页 |
| ·MSK调制系统模块实现 | 第29-33页 |
| ·解调器FPGA实现 | 第33-37页 |
| ·MSK解调器系统结构 | 第33-34页 |
| ·MSK解调系统模块实现 | 第34-37页 |
| 4 数字Modem测试及其验证 | 第37-47页 |
| ·数字调制解调器设计要求 | 第37页 |
| ·测试系统结构设计 | 第37-38页 |
| ·系统参数设计 | 第38-44页 |
| ·时钟规划 | 第38-39页 |
| ·数据产生模块 | 第39页 |
| ·FIR滤波器参数设计 | 第39-41页 |
| ·时钟恢复模块及积分判决模块 | 第41页 |
| ·乘法器参数设计 | 第41页 |
| ·NCO参数设计 | 第41-44页 |
| ·FPGA模拟与测试结果 | 第44-45页 |
| ·资源消耗情况 | 第45-47页 |
| 5 系统低功耗分析 | 第47-51页 |
| ·CMOS电路功耗分析 | 第47-48页 |
| ·功耗的定义 | 第47页 |
| ·低功耗方法和途径 | 第47-48页 |
| ·低功耗设计技术 | 第48-49页 |
| ·全数字调制解调器低功耗的研究 | 第49-51页 |
| 6 结论与展望 | 第51-52页 |
| ·结论 | 第51页 |
| ·不足与展望 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 作者简历 | 第54-56页 |
| 学位论文数据集 | 第56页 |
