首页--工业技术论文--无线电电子学、电信技术论文--通信论文--通信保密与通信安全论文--密码的加密与解密论文

面向分组密码流处理器的流级系统研究与设计

摘要第4-5页
Abstract第5-6页
第一章 绪论第13-19页
    1.1 课题的研究背景、意义第13-14页
    1.2 国内外研究现状第14-16页
        1.2.1 相关密码处理器第14页
        1.2.2 流体系结构处理器第14-16页
    1.3 课题研究思路与创新点第16-19页
        1.3.1 主要研究内容第16-17页
        1.3.2 主要创新点第17页
        1.3.3 文章内容安排第17-19页
第二章 分组密码任务流态处理的研究与分析第19-32页
    2.1 分组密码算法概述第19-21页
        2.1.1 分组密码算法第19页
        2.1.2 分组密码处理的基本特征第19-21页
    2.2 流处理器体系结构研究第21-25页
        2.2.1 流体系结构概述第21页
        2.2.2 流处理器体系结构第21-22页
        2.2.3 流处理器存储系统第22-25页
    2.3 分组密码运算与流应用处理特征的比较第25-28页
    2.4 流体系结构分组密码处理器架构第28-31页
    2.5 本章总结第31-32页
第三章 分组密码流处理器存储系统的设计第32-56页
    3.1 面向分组密码的存储需求研究第32-36页
        3.1.1 分组密码存储特性分析第32-33页
        3.1.2 分组密码流处理器存储系统设计需求第33-36页
    3.2 BCSP流存储系统总体结构第36-37页
    3.3 密码运算簇内存储结构的设计第37-42页
        3.3.1 分布式寄存器堆的设计第37-39页
        3.3.2 便签存储器的设计第39-40页
        3.3.3 簇间并行通信单元的设计第40-42页
    3.4 分体式流存储文件第42-51页
        3.4.1 CBSMF的总体结构设计第42-43页
        3.4.2 通用存储文件集的设计第43-46页
        3.4.3 子密钥文件集设计第46-48页
        3.4.4 配置文件集的设计第48-50页
        3.4.5 BSMF 与密码运算部件流传输过程概述第50-51页
    3.5 可配置流访存模块第51-53页
    3.6 流存储系统工作过程概述第53-55页
    3.7 本章小结第55-56页
第四章 分组密码流处理器流控制机制的研究与设计第56-82页
    4.1 分组密码流处理器任务链接管控机制第56-62页
        4.1.1 分组密码流处理器的任务层次与划分第56-58页
        4.1.2 基于任务链接的管控机制第58-60页
        4.1.3 分组密码流处理器信息流通信包头格式第60-62页
    4.2 分组密码流处理器任务流调度与分配机制第62-67页
        4.2.1 面向任务流的数据调度与分配机制第63-64页
        4.2.2 流级部件数据访存调度与分配操作第64-67页
    4.3 分组密码流处理器流级指令的设计第67-71页
        4.3.1 流级指令设计背景第67-68页
        4.3.2 密码任务信息访存调度的基本流级指令第68-70页
        4.3.3 其它流控制指令第70-71页
    4.4 流控制器的控制机制研究第71-75页
        4.4.1 面向密码任务并行流传输的控制机制第72-73页
        4.4.2 密码信息流解析过程分析第73-75页
    4.5 流级控制器的研究与设计第75-80页
        4.5.1 流级控制器整体结构第75-76页
        4.5.2 引导管控器件第76-79页
        4.5.3 指令选用器件第79-80页
    4.6 本章小结第80-82页
第五章 BCSP流级映射与仿真验证第82-96页
    5.1 密码任务在BCSP上的流级映射第82-88页
        5.1.1 基于流级部件的任务流级AES算法多簇映射第82-85页
        5.1.2 基于流级部件的DES/3DES算法级多簇映射第85-86页
        5.1.3 基于流级部件的GCM密码认证加密模式多簇映射第86-88页
    5.2 流级系统的实验与性能评估第88-90页
    5.3 分组密码流处理器性能评估与分析第90-95页
        5.3.1 总体架构性能评估第90-91页
        5.3.2 面向存储结构的相关性能比较第91-95页
    5.4 本章小结第95-96页
第六章 总结与展望第96-98页
    6.1 文章总结第96-97页
    6.2 研究展望第97-98页
致谢第98-99页
参考文献第99-102页
作者简历第102页

论文共102页,点击 下载论文
上一篇:信号处理平台中FPGA的组件化运行环境的设计与实现
下一篇:基于压缩测量与信号重构的宽带频谱感知技术研究