| 第一章 绪论 | 第7-12页 |
| 1.1 引言 | 第7-8页 |
| 1.2 IEEE 802.11协议族简介 | 第8-9页 |
| 1.3 基于OFDM的IEEE 802.11a简介 | 第9-10页 |
| 1.4 本文的研究目的及意义 | 第10页 |
| 1.5 本文的主要工作 | 第10页 |
| 1.6 本章小结 | 第10-12页 |
| 第二章 基于OFDM技术的IEEE802.11a标准 | 第12-19页 |
| 2.1 OFDM概述 | 第12-13页 |
| 2.2 OFDM基本原理 | 第13-15页 |
| 2.2.1 OFDM调制解调基本原理 | 第13-14页 |
| 2.2.2 FFT实现 | 第14-15页 |
| 2.2.3 循环前缀 | 第15页 |
| 2.3 802.11a物理层主要技术介绍 | 第15-18页 |
| 2.3.1 OFDM参数 | 第15-17页 |
| 2.3.2 OFDM信号处理 | 第17-18页 |
| 2.4 本章小结 | 第18-19页 |
| 第三章 FPGA设计方法 | 第19-30页 |
| 3.1 可编程逻辑器件发展概述 | 第19-22页 |
| 3.1.1 EDA技术发展概况 | 第19-20页 |
| 3.1.2 PLD的发展概况 | 第20-22页 |
| 3.2 可编程逻辑器件的基本结构 | 第22-23页 |
| 3.2.1 简单PLD的基本结构 | 第22页 |
| 3.2.2 EPLD和CPLD的基本结构 | 第22页 |
| 3.2.3 FPGA的基本结构 | 第22-23页 |
| 3.3 可编程逻辑器件的设计 | 第23-26页 |
| 3.3.1 基本设计方法 | 第23-25页 |
| 3.3.2 设计流程 | 第25-26页 |
| 3.4 Altera可编程逻辑器件 | 第26-29页 |
| 3.4.1 Altera产品概述 | 第26-27页 |
| 3.4.2 APEX20K系列 | 第27-29页 |
| 3.5 本章小结 | 第29-30页 |
| 第四章 FIR滤波器设计 | 第30-37页 |
| 4.1 FPGA实现FIR滤波器原理 | 第30-32页 |
| 4.2 FIR滤波器的硬件设计 | 第32-36页 |
| 4.2.1 设计指标 | 第32页 |
| 4.2.2 参数提取 | 第32页 |
| 4.2.3 单元电路设计 | 第32-36页 |
| 4.2.3.1 移位寄存器组 | 第32-33页 |
| 4.2.3.2 前加模块 | 第33页 |
| 4.2.3.3 并/串转换模块 | 第33页 |
| 4.2.3.4 抽头系数模块 | 第33-34页 |
| 4.2.3.5 移位相加模块 | 第34-35页 |
| 4.2.3.6 控制信号模块 | 第35-36页 |
| 4.3 本章小结 | 第36-37页 |
| 第五章 卷积码编译码原理 | 第37-46页 |
| 5.1 卷积码编码 | 第37-40页 |
| 5.1.1 基本概念 | 第37页 |
| 5.1.2 编码原理 | 第37-40页 |
| 5.2 维特比译码 | 第40-45页 |
| 5.2.1 最大似然译码 | 第40-42页 |
| 5.2.2 维特比(Viterbi)译码 | 第42-45页 |
| 5.3 本章小结 | 第45-46页 |
| 第六章 卷积码编码器/Viterbi译码器的FPGA实现 | 第46-58页 |
| 6.1 (2,1,7)卷积码编码器 | 第46页 |
| 6.2 维特比译码器结构 | 第46-47页 |
| 6.3 子模块的算法及其FPGA实现 | 第47-57页 |
| 6.3.1 路径权重计算单元(BMG) | 第47-48页 |
| 6.3.2 加比选译码单元(ACS) | 第48-50页 |
| 6.3.3 最小值选择单元 | 第50-51页 |
| 6.3.4 路径度量存储器 | 第51-53页 |
| 6.3.5 回溯单元 | 第53-56页 |
| 6.3.6 控制单元 | 第56-57页 |
| 6.3.7 维特比译码器仿真波形 | 第57页 |
| 6.4 本章小结 | 第57-58页 |
| 结束语 | 第58-61页 |
| 发表论文和参加科研情况 | 第61-62页 |
| 致 谢 | 第62页 |
