宽带高效自适应包络放大器的研究与应用
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 缩略词 | 第9-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 课题研究背景及意义 | 第14-15页 |
| 1.2 国内外高效率功放技术的发展与研究 | 第15-17页 |
| 1.3 论文研究内容及意义 | 第17页 |
| 1.4 论文组织结构 | 第17-20页 |
| 第二章 高效率功放实现方案 | 第20-30页 |
| 2.1 D、E、F类放大器 | 第20-22页 |
| 2.2 Doherty技术 | 第22-23页 |
| 2.3 EER技术 | 第23页 |
| 2.4 ET技术 | 第23-29页 |
| 2.4.1 理想状态ET系统理论推导 | 第25-26页 |
| 2.4.2 ET功放增益及效率分析 | 第26-29页 |
| 2.4.3 ET系统效率 | 第29页 |
| 2.5 本章小结 | 第29-30页 |
| 第三章 包络放大器的设计 | 第30-46页 |
| 3.1 线性包络放大器 | 第30页 |
| 3.2 开关型包络放大器 | 第30-38页 |
| 3.2.1 PWM调制器 | 第30-34页 |
| 3.2.2 ∑-△调制器 | 第34-38页 |
| 3.3 混合型包络放大器 | 第38-44页 |
| 3.3.1 混合型包络放大器的基本原理 | 第38-39页 |
| 3.3.2 混合型包络放大器的仿真 | 第39-44页 |
| 3.4 本章小结 | 第44-46页 |
| 第四章 包络放大器的优化设计 | 第46-54页 |
| 4.1 多电源优化设计 | 第46-48页 |
| 4.2 自适应多电源组优化设计 | 第48-51页 |
| 4.3 自适应多电源组系统包络放大器硬件平台 | 第51-52页 |
| 4.4 本章小结 | 第52-54页 |
| 第五章 硬件测试平台系统设计 | 第54-72页 |
| 5.1 包络检波模块 | 第54-55页 |
| 5.2 AD转换模块 | 第55-56页 |
| 5.3 DDR2存储器 | 第56-60页 |
| 5.3.1 DDR2存储器基本特点 | 第57页 |
| 5.3.3 DDR2写入与读出时序 | 第57-58页 |
| 5.3.4 DDR2寄存器配置 | 第58页 |
| 5.3.5 DDR2运行结果仿真 | 第58-60页 |
| 5.4 FPGA模块 | 第60-64页 |
| 5.5 MCU模块 | 第64-65页 |
| 5.6 USB传输控制模块 | 第65-66页 |
| 5.7 电源模块 | 第66-67页 |
| 5.8 时钟分配模块 | 第67-69页 |
| 5.9 输出开关电源模块 | 第69-70页 |
| 5.10 本章小结 | 第70-72页 |
| 第六章 PCB实物设计以及测试结果 | 第72-76页 |
| 6.1 PCB设计图和实物图 | 第72-74页 |
| 6.2 实验结果 | 第74页 |
| 6.3 混合型包络放大器测试结果 | 第74-75页 |
| 6.4 本章小结 | 第75-76页 |
| 第七章 总结和展望 | 第76-78页 |
| 7.1 论文工作总结 | 第76页 |
| 7.2 工作展望 | 第76-78页 |
| 致谢 | 第78-80页 |
| 参考文献 | 第80-83页 |
| 作者简介 | 第83-84页 |
| 附录 | 第84-88页 |
