分布式中继系统同步技术研究与实现
摘要 | 第5-6页 |
ABSTRACT | 第6页 |
缩略词 | 第14-16页 |
第一章 绪论 | 第16-20页 |
1.1 研究背景 | 第16-17页 |
1.2 国内外研究现状 | 第17-18页 |
1.3 论文研究内容和章节安排 | 第18-20页 |
第二章 分布式中继系统模型及其同步问题分析 | 第20-42页 |
2.1 TD-LTE分布式中继系统模型 | 第20-23页 |
2.2 符号定时和上、下行切换问题分析 | 第23-33页 |
2.2.1 TD-LTE系统无线帧结构 | 第24-26页 |
2.2.2 TD-LTE系统主同步信号设计 | 第26-29页 |
2.2.3 符号定时偏差的影响 | 第29-31页 |
2.2.4 上、下行切换问题分析 | 第31-33页 |
2.3 载波频偏问题分析 | 第33-35页 |
2.4 采样时钟偏差问题分析 | 第35-37页 |
2.5 有线同步问题分析 | 第37-40页 |
2.6 本章小结 | 第40-42页 |
第三章分布式中继系统硬件设计与实现 | 第42-68页 |
3.1 分布式中继系统硬件总体设计 | 第42-44页 |
3.2 捷便射频收发器AD9361 | 第44-50页 |
3.2.1 AD9361芯片介绍 | 第44-45页 |
3.2.2 AD9361工作原理 | 第45-48页 |
3.2.3 AD9361数字接口 | 第48-50页 |
3.3 硬件平台详细设计方案 | 第50-59页 |
3.3.1 射频子板详细设计 | 第50-55页 |
3.3.2 FPGA母板详细设计 | 第55-59页 |
3.4 硬件平台的PCB设计和实现 | 第59-63页 |
3.4.1 PCB层叠结构设计 | 第59-60页 |
3.4.2 PCB布局、布线设计 | 第60-62页 |
3.4.3 PCB版图和实物图 | 第62-63页 |
3.5 射频子板性能测试 | 第63-66页 |
3.5.1 本振泄露、镜像干扰测试结果 | 第63-64页 |
3.5.2 邻道泄露比(ACLR)测试结果 | 第64页 |
3.5.3 误差矢量幅度(EVM)测试结果 | 第64-65页 |
3.5.4 综合测试结果 | 第65-66页 |
3.6 本章小结 | 第66-68页 |
第四章 分布式中继系统同步算法设计 | 第68-98页 |
4.1 同步算法总体设计 | 第68-70页 |
4.2 主同步信号定时检测算法 | 第70-78页 |
4.2.1 低速率窄带信号提取 | 第70-73页 |
4.2.2 主同步信号定时检测算法 | 第73-75页 |
4.2.3 多径衰落对主同步信号检测算法的影响 | 第75-78页 |
4.3 系统频域同步算法 | 第78-86页 |
4.3.1 频点带宽联合检测方法 | 第78-82页 |
4.3.2 载波频偏估计算法 | 第82-86页 |
4.3.3 联合频域同步的PSS定时检测方案 | 第86页 |
4.4 上、下行切换点搜索 | 第86-92页 |
4.4.1 CP长度检测 | 第87-88页 |
4.4.2 TD-LTE上下行配比检测 | 第88-91页 |
4.4.3 上、下行切换点搜索方案 | 第91-92页 |
4.5 有线同步设计 | 第92-96页 |
4.6 本章小结 | 第96-98页 |
第五章 分布式中继系统同步算法的FPGA实现 | 第98-112页 |
5.1 FPGA实现总体方案 | 第98-101页 |
5.1.1 主设备的FPGA实现总体方案 | 第99-100页 |
5.1.2 从设备的FPGA实现总体方案 | 第100-101页 |
5.2 同步算法模块的FPGA设计与实现 | 第101-106页 |
5.2.1 联合频偏估计的主同步定时检测模块 | 第101-104页 |
5.2.2 频点搜索和带宽检测模块 | 第104-105页 |
5.2.3 有线同步模块 | 第105-106页 |
5.3 数字接口模块的FPGA设计与实现 | 第106-110页 |
5.3.1 AD9361数字接口模块 | 第106-108页 |
5.3.2 网口接口模块 | 第108-110页 |
5.4 本章小结 | 第110-112页 |
第六章 总结与展望 | 第112-114页 |
6.1 本论文研究成果 | 第112页 |
6.2 进一步研究方向 | 第112-114页 |
参考文献 | 第114-120页 |
作者简介 | 第120-122页 |
致谢 | 第122页 |