| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第13-20页 |
| 1.1 课题背景 | 第13-17页 |
| 1.1.1 数字通信系统 | 第13-14页 |
| 1.1.2 信道编码 | 第14-15页 |
| 1.1.3 极化码研究背景及现状 | 第15-17页 |
| 1.2 课题目的和意义 | 第17-18页 |
| 1.3 本文的研究内容和主要贡献 | 第18页 |
| 1.3.1 极化码SC译码算法的优化及SRSC算法 | 第18页 |
| 1.3.2 SCBP算法及其译码器的设计 | 第18页 |
| 1.4 论文结构 | 第18-19页 |
| 1.5 课题来源 | 第19-20页 |
| 第二章 极化码基础 | 第20-30页 |
| 2.1 本章概述 | 第20页 |
| 2.2 定义与基本概念 | 第20-22页 |
| 2.3 信道极化现象 | 第22-26页 |
| 2.3.1 信道合并(Channel Combining) | 第22-23页 |
| 2.3.2 信道拆分(Channel Splitting) | 第23-24页 |
| 2.3.3 信道极化效应 | 第24-26页 |
| 2.4 极化码的编解码 | 第26-30页 |
| 2.4.1 极化码的构造 | 第26-27页 |
| 2.4.2 编解码过程 | 第27-28页 |
| 2.4.3 极化码的性能 | 第28-30页 |
| 第三章 极化码SC译码算法的优化及SRSC算法 | 第30-43页 |
| 3.1 本章概述 | 第30页 |
| 3.2 极化码SC译码器及其优化 | 第30-35页 |
| 3.2.1 简要回顾 | 第30-31页 |
| 3.2.2 传统的SC译码器 | 第31-32页 |
| 3.2.3 传统的SC译码器架构 | 第32-33页 |
| 3.2.4 优化的SC译码器架构 | 第33-35页 |
| 3.3 SRSC(Stage-Reduced SC)算法 | 第35-40页 |
| 3.3.1 减少一阶的SRSC算法 | 第35-38页 |
| 3.3.2 减少多阶的SRSC算法 | 第38-40页 |
| 3.4 硬件结构与比较 | 第40-42页 |
| 3.4.1 SRSC译码器的硬件结构 | 第40-41页 |
| 3.4.2 译码延迟分析 | 第41-42页 |
| 3.4.3 比较 | 第42页 |
| 3.5 本章小结 | 第42-43页 |
| 第四章 极化码BP算法的研究及SCBP算法 | 第43-60页 |
| 4.1 本章概述 | 第43页 |
| 4.2 BP算法 | 第43-45页 |
| 4.3 SCBP(Stage-Combined BP)译码算法 | 第45-53页 |
| 4.3.1 合并相邻阶的因子图 | 第45-46页 |
| 4.3.2 BE4的置信度运算 | 第46-52页 |
| 4.3.3 性能比较 | 第52-53页 |
| 4.4 SCBP译码器的硬件实现 | 第53-59页 |
| 4.4.1 参数选择 | 第53-55页 |
| 4.4.2 硬件结构 | 第55-57页 |
| 4.4.4 综合比较 | 第57-59页 |
| 4.5 本章小结 | 第59-60页 |
| 第五章 总结与展望 | 第60-62页 |
| 5.1 本文总结 | 第60页 |
| 5.2 未来工作展望 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 攻读学位期间发表的文章 | 第66-67页 |
