| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 研究目的与意义 | 第10-11页 |
| 1.2 国内外研究现状与发展趋势 | 第11-12页 |
| 1.3 本文研究的主要内容 | 第12-14页 |
| 第2章 设计相关理论技术的学习与研究 | 第14-26页 |
| 2.1 FPGA相关技术的理论基础 | 第14-17页 |
| 2.1.1 FPGA器件基本组成模块以及特点 | 第14-15页 |
| 2.1.2 FPGA的开发基本流程 | 第15-16页 |
| 2.1.3 MicroBlaze嵌入式软核 | 第16-17页 |
| 2.2 AES加密算法的基本原理 | 第17-20页 |
| 2.2.1 字节替换 | 第18-19页 |
| 2.2.2 行移位变换 | 第19页 |
| 2.2.3 列混淆变换 | 第19页 |
| 2.2.4 密钥加变换 | 第19页 |
| 2.2.5 密钥扩展变换 | 第19-20页 |
| 2.3 LWIP协议栈基础 | 第20-23页 |
| 2.3.1 ARP协议原理及实现流程的研究 | 第20-21页 |
| 2.3.2 IP协议原理及实现流程的研究 | 第21-22页 |
| 2.3.3 TCP协议原理及实现流程的研究 | 第22-23页 |
| 2.4 AXI-STREAM接口的介绍 | 第23-25页 |
| 2.5 总结 | 第25-26页 |
| 第3章 安全以太网关键硬件模块的设计 | 第26-47页 |
| 3.1 自定义链路层IP核的解决方案 | 第26-36页 |
| 3.1.1 核心FPGA器件的简单介绍 | 第26-27页 |
| 3.1.2 TEMAC软核与PHY芯片的选择 | 第27-29页 |
| 3.1.3 FPGA器件与PHY芯片的互联 | 第29-31页 |
| 3.1.4 完成自定义IP核的配置 | 第31-36页 |
| 3.2 自定义AES算法IP核设计 | 第36-46页 |
| 3.2.1 AES算法模块的设计模式选择 | 第36-39页 |
| 3.2.2 AES加密算法子模块设计 | 第39-41页 |
| 3.2.3 AES解密算法的等效设计 | 第41-43页 |
| 3.2.4 密钥扩展子模块设计 | 第43-44页 |
| 3.2.5 自定义AES加解密模块外接接口 | 第44-46页 |
| 3.3 总结 | 第46-47页 |
| 第4章 LWIP协议栈的移植 | 第47-54页 |
| 4.1 网络接口的初始化 | 第47-51页 |
| 4.1.1 网络接口初始化的总体架构 | 第47-48页 |
| 4.1.2 网络接口的发送函数设计 | 第48-50页 |
| 4.1.3 网络接口的初始化函数设计 | 第50-51页 |
| 4.2 接收与发送数据包 | 第51-53页 |
| 4.2.1 接收数据包 | 第51-52页 |
| 4.2.2 发送数据包 | 第52-53页 |
| 4.3 总结 | 第53-54页 |
| 第5章 系统测试方案的设计与实现 | 第54-65页 |
| 5.1 系统的整体测试方案 | 第54页 |
| 5.2 硬件关键模块的测试 | 第54-58页 |
| 5.2.1 自定义数据链路层IP核测试 | 第54-56页 |
| 5.2.2 自定义AES算法IP核测试 | 第56-58页 |
| 5.3 硬件平台的搭建 | 第58-61页 |
| 5.3.1 MicroBlaze处理器以及数据存储模块设计 | 第59-60页 |
| 5.3.2 辅助IP核模块 | 第60页 |
| 5.3.3 以太网络数据传输及加密模块 | 第60-61页 |
| 5.4 软件实现部分 | 第61-62页 |
| 5.5 测试数据报告 | 第62-64页 |
| 5.6 总结 | 第64-65页 |
| 第6章 结论与展望 | 第65-67页 |
| 6.1 结论 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 附录 | 第72页 |