首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--存贮器论文

异构众核体系结构Cache功耗和性能优化关键技术研究

摘要第1-12页
ABSTRACT第12-14页
第一章 绪论第14-38页
   ·课题背景第14-18页
     ·存储墙问题第15页
     ·功耗墙问题第15-17页
     ·众核和异构的发展趋势第17-18页
   ·相关研究第18-31页
     ·Cache功耗问题第18-24页
     ·CPU Cache性能优化第24-27页
     ·GPGPU存储性能优化第27-30页
     ·异构众核融合体系结构的研究第30-31页
   ·课题研究内容第31-33页
     ·Cache功耗优化第31-32页
     ·Cache性能优化第32-33页
   ·本文的工作与创新第33-35页
   ·论文结构第35-38页
第二章 面向低功耗的Cache路划分方法第38-50页
   ·背景和研究动机第38-41页
   ·基于程序存储区的Cache路划分方法第41-44页
     ·基于程序存储区的Cache分区第41-42页
     ·基于程序存储区的路划分方法第42-44页
   ·实验结果和分析第44-49页
     ·模拟环境第44-45页
     ·性能分析第45-46页
     ·能耗分析第46-48页
     ·路划分策略分析第48-49页
   ·小结第49-50页
第三章 消除标识检查的Cache功耗优化方法第50-76页
   ·研究动机第50-53页
   ·消除标识检查的Cache设计第53-61页
     ·CWR结构设计第53-54页
     ·TCE在流水线中的基本设计第54-55页
     ·TCE工作流程第55-56页
     ·一致性和准确性第56页
     ·Cache对TCE直接访问的支持第56-57页
     ·基本TCE设计下的CWR命中率第57-59页
     ·优化策略第59-61页
   ·能耗模型和仿真环境第61-64页
     ·能耗模型第61-63页
     ·系统配置第63-64页
   ·实验结果和分析第64-74页
     ·TCE性能分析第64-68页
     ·能耗分析第68-69页
     ·功耗和性能对比分析第69-72页
     ·灵敏度分析第72-73页
     ·ARM指令集实验第73-74页
   ·小结第74-76页
第四章 众核体系结构Cache动态分配方法第76-94页
   ·背景和研究动机第76-83页
     ·GPGPU体系结构第76-77页
     ·GPGPU编程模型第77-78页
     ·研究动机第78-83页
   ·SCA的基本算法和设计第83-87页
     ·重用信息收集第85-86页
     ·Cache概率分配方法第86-87页
     ·基于反馈的优化第87页
   ·实验结果和分析第87-92页
     ·实验配置第87-88页
     ·性能和分析第88-92页
   ·小结第92-94页
第五章 面向Cache性能的众核处理器并发度分配第94-120页
   ·研究动机第94-98页
     ·Cache静态分配第94-96页
     ·静态Warp划分第96-98页
   ·访存模式和局部性第98-101页
     ·访存模式第98-101页
   ·Cache和并发线程的分配第101-107页
     ·设计概览第102-103页
     ·访问模式识别第103-104页
     ·局部性探测第104-105页
     ·数据足迹估计第105页
     ·确定缓存Warp的数量第105-106页
     ·确定运行Warp的数量第106-107页
   ·实验结果和分析第107-119页
     ·实验方法第107-108页
     ·程序中的访问模式第108-109页
     ·设计因素分析第109-114页
     ·动态CCA性能和分析第114-118页
     ·Cache失效率第118-119页
   ·小结第119-120页
第六章 结束语第120-124页
   ·工作总结第120-122页
   ·未来研究方向第122-124页
致谢第124-126页
参考文献第126-142页
作者在学期间取得的学术成果第142-144页
附录A 缩略语与符号列表第144页

论文共144页,点击 下载论文
上一篇:面向CFD并行应用框架的容错技术研究
下一篇:基于关联性分析的缺陷定位技术研究