高速数据传输系统中载波同步技术研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题背景 | 第7页 |
| ·国内外研究现状 | 第7-8页 |
| ·本文的主要工作及内容安排 | 第8-11页 |
| 第二章 全数字接收机理论基础 | 第11-21页 |
| ·全数字接收机简介 | 第11-12页 |
| ·全数字接收机中的关键技术 | 第12-14页 |
| ·中频采样 | 第12页 |
| ·数字下变频技术 | 第12-13页 |
| ·多速率数字信号处理 | 第13-14页 |
| ·全数字接收机中的同步问题 | 第14-19页 |
| ·接收机中常见的同步问题 | 第14-15页 |
| ·接收机中载波频偏的产生原因 | 第15-16页 |
| ·载波同步对接收机性能的影响 | 第16-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 载波同步算法研究 | 第21-45页 |
| ·载波同步算法概述 | 第21页 |
| ·锁相环法 | 第21-27页 |
| ·锁相环的基本结构 | 第21-22页 |
| ·锁相环的常见电路形式 | 第22-25页 |
| ·Costas 环性能仿真 | 第25-27页 |
| ·基于最大似然估计准则的算法 | 第27-38页 |
| ·最大似然估计算法原理 | 第27-30页 |
| ·最大似然估计的简化算法 | 第30-32页 |
| ·最大似然估计简化算法的仿真与性能分析 | 第32-38页 |
| ·基于快速傅里叶变换的算法 | 第38-42页 |
| ·FFT 频偏估计的原理 | 第38-39页 |
| ·FFT 频偏估计的仿真与性能分析 | 第39-42页 |
| ·本章小结 | 第42-45页 |
| 第四章 高速数传接收机的设计 | 第45-55页 |
| ·基于 FFT/IFFT 的频域并行结构 | 第45-47页 |
| ·载波同步模块设计 | 第47-50页 |
| ·频偏估计与纠正 | 第47-49页 |
| ·相偏估计与纠正 | 第49-50页 |
| ·算法仿真和性能分析 | 第50-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 载波同步模块硬件方案 | 第55-63页 |
| ·载波同步定点仿真 | 第55-57页 |
| ·硬件设计方案 | 第57-59页 |
| ·FPGA 仿真 | 第59-61页 |
| ·本章小结 | 第61-63页 |
| 第六章 总结和展望 | 第63-65页 |
| ·全文总结 | 第63页 |
| ·存在的问题和未来展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
