| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 第一章 绪论 | 第12-17页 |
| ·研究背景及意义 | 第12-14页 |
| ·国内外研究现状 | 第14-16页 |
| ·研究内容和论文结构 | 第16-17页 |
| 第二章 晶格Boltzmann方法 | 第17-24页 |
| ·引言 | 第17页 |
| ·基本演化方程 | 第17-19页 |
| ·边界处理 | 第19-22页 |
| ·反弹边界处理 | 第19-20页 |
| ·动力学边界处理 | 第20-21页 |
| ·复杂边界处理 | 第21页 |
| ·小结 | 第21-22页 |
| ·LBM程序流程 | 第22页 |
| ·小结 | 第22-24页 |
| 第三章 GPU技术 | 第24-32页 |
| ·引言 | 第24-25页 |
| ·NVIDIA显卡结构 | 第25页 |
| ·CUDA编程模型 | 第25-30页 |
| ·CUDA程序流程 | 第25-26页 |
| ·设备、主机与内核 | 第26-27页 |
| ·线程结构 | 第27-28页 |
| ·存储器模型 | 第28-29页 |
| ·执行模型 | 第29-30页 |
| ·编程语言介绍 | 第30-31页 |
| ·编程环境配置 | 第31页 |
| ·小结 | 第31-32页 |
| 第四章 基于CUDA的LBM实现及方腔流应用 | 第32-39页 |
| ·基于CUDA的LBM实现 | 第32-33页 |
| ·三维方腔流 | 第33-34页 |
| ·三维方腔流程序解析 | 第34-36页 |
| ·实验结果与分析 | 第36-38页 |
| ·小结 | 第38-39页 |
| 第五章 基于CUDA的方腔流程序优化 | 第39-57页 |
| ·引言 | 第39页 |
| ·实验流程和环境 | 第39-40页 |
| ·方腔流程序维度划分优化 | 第40-44页 |
| ·GPU占用率(Occupancy) | 第40-42页 |
| ·维度设计优化 | 第42-43页 |
| ·实验结果与分析 | 第43-44页 |
| ·方腔流程序纹理和常量存储器访问优化 | 第44-46页 |
| ·纹理存储器访问优化 | 第44-45页 |
| ·常量存储器优化 | 第45页 |
| ·实验结果和分析 | 第45-46页 |
| ·方腔流程序全局存储器访问优化 | 第46-50页 |
| ·全局存储器访问优化 | 第46-48页 |
| ·实验结果及分析 | 第48-50页 |
| ·方腔流程序指令优化 | 第50-52页 |
| ·指令优化 | 第50-51页 |
| ·实验结果及分析 | 第51-52页 |
| ·方腔流程序综合优化 | 第52-55页 |
| ·小结 | 第55-57页 |
| 第六章 三维Poiseuille并行算法的实现与优化 | 第57-68页 |
| ·三维Poiseuille | 第57-59页 |
| ·程序流程和实验环境 | 第57-58页 |
| ·基于GPU的Poiseuille实现 | 第58-59页 |
| ·Poiseuille维度划分优化 | 第59-61页 |
| ·维度划分优化 | 第59-60页 |
| ·实验结果及分析 | 第60-61页 |
| ·Poiseuille存储器访问优化 | 第61-63页 |
| ·存储器访问优化 | 第61-62页 |
| ·实验结果及分析 | 第62-63页 |
| ·Poiseuille指令优化 | 第63-65页 |
| ·指令优化分析 | 第63页 |
| ·实验结果及分析 | 第63-65页 |
| ·综合优化 | 第65-67页 |
| ·小结 | 第67-68页 |
| 第七章 本文总结与展望 | 第68-70页 |
| ·本文总结 | 第68-69页 |
| ·工作展望 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 读硕期间科研情况 | 第74-75页 |
| 致谢 | 第75-76页 |