基于层次化存储的高性能数据包缓存机制的研究与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-21页 |
| ·网络处理器简介 | 第9-12页 |
| ·网络处理器发展简介 | 第9-10页 |
| ·网络处理器的基本结构 | 第10-11页 |
| ·网络处理器的应用 | 第11页 |
| ·网络处理器设计面临的挑战 | 第11-12页 |
| ·网络处理器中数据包缓存技术简介 | 第12-17页 |
| ·数据包缓存的特点 | 第12-13页 |
| ·常见的几种数据包缓存机制 | 第13-15页 |
| ·提高包缓存器性能的途径 | 第15-17页 |
| ·课题研究意义及贡献 | 第17-19页 |
| ·论文章节安排 | 第19-21页 |
| 第二章 高性能数据包缓存器的设计背景 | 第21-27页 |
| ·网络处理器的硬件结构 | 第21-24页 |
| ·XDNP的功能模块 | 第21-22页 |
| ·XDNP体系结构特点 | 第22-24页 |
| ·网络处理器中数据包处理流程 | 第24-26页 |
| ·数据包的接收 | 第24-25页 |
| ·数据包的处理 | 第25页 |
| ·数据包的发送 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 基于分层存储的数据包缓存机制 | 第27-45页 |
| ·多核CPU的分层存储结构 | 第27-29页 |
| ·网络处理器中的分层缓存机制 | 第29-33页 |
| ·分层缓冲存储机制原理 | 第29页 |
| ·包缓存结构中的SRAM单元 | 第29-32页 |
| ·包缓存结构中的SDRAM单元 | 第32-33页 |
| ·网络处理器中的缓存管理 | 第33-42页 |
| ·缓存管理模块实现的功能 | 第33-34页 |
| ·数据包缓存地址管理 | 第34-38页 |
| ·数据包队列管理 | 第38-40页 |
| ·数据包队列发送调度 | 第40-42页 |
| ·本章小结 | 第42-45页 |
| 第四章 带有多通道配置的数据包缓存 | 第45-61页 |
| ·多通道配置的包缓存器结构 | 第45-49页 |
| ·多通道的原理 | 第45-47页 |
| ·多通道结构性能预估 | 第47-49页 |
| ·多通道的配置及地址映射方法 | 第49-59页 |
| ·通道选择机制 | 第51-54页 |
| ·通道内的地址修正 | 第54-59页 |
| ·本章小结 | 第59-61页 |
| 第五章 数据包缓存机制的实现与性能分析 | 第61-71页 |
| ·数据包缓存管理机制的功能验证 | 第61-67页 |
| ·功能验证环境及验证策略 | 第61-62页 |
| ·验证方案及结果 | 第62-67页 |
| ·数据包缓存的性能分析 | 第67-70页 |
| ·数据包缓存的主要参数 | 第67-69页 |
| ·XDNP包缓存结构性能比对 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 结束语 | 第71-73页 |
| ·总结 | 第71-72页 |
| ·技术展望 | 第72-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 研究成果 | 第78-79页 |
