激光雷达接收端数据处理模块设计及实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-17页 |
| ·激光雷达技术概述 | 第9-16页 |
| ·激光雷达的组成 | 第10-11页 |
| ·激光雷达的分类 | 第11页 |
| ·激光雷达的特点 | 第11-12页 |
| ·激光雷达的应用 | 第12-16页 |
| ·本文工作 | 第16-17页 |
| 第二章 激光雷达测距与成像 | 第17-28页 |
| ·激光雷达测距 | 第17-25页 |
| ·脉冲式激光测距 | 第17-20页 |
| ·相位激光测距 | 第20-22页 |
| ·两种测距方法的比较 | 第22-23页 |
| ·激光测距雷达的应用 | 第23-25页 |
| ·激光雷达成像 | 第25-28页 |
| ·激光成像雷达的特点 | 第25-26页 |
| ·激光成像雷达的关键技术 | 第26-27页 |
| ·半导体激光成像雷达 | 第27-28页 |
| 第三章 基于EDA 工具的FPGA 开发 | 第28-45页 |
| ·电子设计自动化（EDA）简介 | 第28-32页 |
| ·EDA 技术特征 | 第28-29页 |
| ·EDA 发展的三个阶段 | 第29-30页 |
| ·电路级设计 | 第30-31页 |
| ·系统级设计 | 第31-32页 |
| ·FPGA/CPLD 简介 | 第32-36页 |
| ·FPGA/CPLD 特点 | 第33-35页 |
| ·FPGA/CPLD 结构 | 第35页 |
| ·FPGA/CPLD 编程技术 | 第35-36页 |
| ·基于EDA 工具的FPGA/CPLD 开发流程 | 第36-39页 |
| ·FPGA/CPLD 的开发流程 | 第36-38页 |
| ·FPGA/CPLD 开发的优点 | 第38-39页 |
| ·FPGA/CPLD 开发的局限性 | 第39页 |
| ·硬件描述语言（HDL） | 第39-42页 |
| ·Verilog HDL 语言简介 | 第40-41页 |
| ·Verilog HDL 历史 | 第41页 |
| ·Verilog HDL 主要能力 | 第41-42页 |
| ·自顶向下（UP TO DOWN）设计方法 | 第42-44页 |
| ·自顶向下（Up to Down）设计方法流程 | 第43-44页 |
| ·自顶向下（Up to Down）设计方法优点 | 第44页 |
| ·小结 | 第44-45页 |
| 第四章 系统架构及硬件设计 | 第45-63页 |
| ·DSP+FPGA 的雷达信号处理模块 | 第45-51页 |
| ·FPGA 的选型 | 第46-49页 |
| ·DSP 的选型 | 第49-51页 |
| ·硬件结构及信号流程 | 第51-59页 |
| ·硬件结构 | 第52-53页 |
| ·处理板外形图 | 第53-56页 |
| ·信号处理流程 | 第56-59页 |
| ·模块原理图及PCB 图设计 | 第59-63页 |
| 第五章 系统软件设计 | 第63-76页 |
| ·FPGA 预处理软件设计 | 第64-67页 |
| ·格式化处理模块设计 | 第65-67页 |
| ·DSP 软件设计 | 第67-72页 |
| ·驱动软件 | 第68-69页 |
| ·应用软件 | 第69-70页 |
| ·DSP 客户主程序 | 第70-72页 |
| ·实时小目标检测算法 | 第72-76页 |
| ·中值滤波 | 第72-73页 |
| ·阈值法判定目标 | 第73-74页 |
| ·仿真结果 | 第74-76页 |
| 第六章 结论 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 攻硕期间取得的研究成果 | 第80-81页 |
