低抖动时钟稳定电路研究与设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 引言 | 第11-16页 |
| ·课题目的及研究意义 | 第11-12页 |
| ·技术发展与研究现状 | 第12-15页 |
| ·论文内容与架构 | 第15-16页 |
| 第二章 时钟稳定电路的系统级设计 | 第16-30页 |
| ·锁相环的原理、应用及分类 | 第16-17页 |
| ·时钟稳定电路的设计流程 | 第17-18页 |
| ·时钟稳定电路的系统级设计 | 第18-30页 |
| ·系统要求 | 第18-19页 |
| ·系统结构描述 | 第19页 |
| ·基于锁相环的时钟稳定电路环路参数确定 | 第19-22页 |
| ·鉴频鉴相器原理及指标分析 | 第22-23页 |
| ·电荷泵原理及指标分析 | 第23-24页 |
| ·压控振荡器原理及指标分析 | 第24-28页 |
| ·环路滤波器原理及指标分析 | 第28-30页 |
| 第三章 时钟稳定电路设计及仿真 | 第30-51页 |
| ·鉴频鉴相器设计 | 第30-33页 |
| ·传统的鉴频鉴相器 | 第30-31页 |
| ·预充电鉴频鉴相器设计及仿真 | 第31-33页 |
| ·电荷泵设计 | 第33-39页 |
| ·传统的电荷泵 | 第34-35页 |
| ·开关位于源端的全差分电荷泵设计及仿真 | 第35-39页 |
| ·压控振荡器设计 | 第39-46页 |
| ·电路结构的选取 | 第39页 |
| ·环形VCO级数的确定 | 第39-40页 |
| ·延迟单元的结构 | 第40-42页 |
| ·全差分环形VCO的整体电路 | 第42页 |
| ·压控振荡器噪声分析 | 第42-45页 |
| ·压控振荡器仿真结果 | 第45-46页 |
| ·分频器设计 | 第46-48页 |
| ·分频器电路设计 | 第46-47页 |
| ·分频器电路仿真 | 第47-48页 |
| ·时钟稳定电路仿真 | 第48-51页 |
| 第四章 版图设计 | 第51-61页 |
| ·模拟电路版图设计基础 | 第51-54页 |
| ·基本MOS管 | 第51-52页 |
| ·电阻 | 第52-53页 |
| ·电容 | 第53-54页 |
| ·版图设计方法 | 第54-57页 |
| ·电源线和地线的布局 | 第54页 |
| ·信号线布局 | 第54-55页 |
| ·器件匹配性与对称性 | 第55-56页 |
| ·全差分设计 | 第56-57页 |
| ·保护环 | 第57页 |
| ·各模块的版图设计 | 第57-61页 |
| ·鉴频鉴相器 | 第57-58页 |
| ·电荷泵 | 第58页 |
| ·压控振荡器 | 第58-59页 |
| ·分频器 | 第59-60页 |
| ·时钟稳定电路版图 | 第60-61页 |
| 第五章 结论与展望 | 第61-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 在学期间的研究成果 | 第67页 |
