基于FPGA的CAN总线控制器芯片及其测试系统研究
| 提要 | 第1-7页 |
| 第一章 绪论 | 第7-21页 |
| ·CAN 总线综述 | 第7-11页 |
| ·CAN 总线的相关芯片 | 第9页 |
| ·CAN 总线特点 | 第9-11页 |
| ·CAN2.0 技术规范 | 第11-19页 |
| ·CAN2.0 技术规范特点 | 第12-13页 |
| ·CAN 总线节点的层次结构 | 第13页 |
| ·CAN 总线电平 | 第13-14页 |
| ·帧类型 | 第14-19页 |
| ·研究CAN 总线芯片的意义 | 第19页 |
| ·本论文的主要工作 | 第19-21页 |
| 第二章 CAN 总线节点电路及网络设计 | 第21-30页 |
| ·硬件部分 | 第21-24页 |
| ·软件部分 | 第24-30页 |
| ·SJA1000 初始化程序设计 | 第25-27页 |
| ·发送报文程序设计 | 第27页 |
| ·接收报文程序设计 | 第27-30页 |
| 第三章 FPGA 开发板的硬件电路设计 | 第30-44页 |
| ·FPGA 和CPLD 技术 | 第30-36页 |
| ·FPGA 与CPLD 的特点 | 第30-31页 |
| ·FPGA 与CPLD 的比较 | 第31-32页 |
| ·CPLD/FPGA 的选用 | 第32-34页 |
| ·Cyclone 系列芯片 | 第34-36页 |
| ·EP1C6Q240C8 介绍 | 第36页 |
| ·电源模块设计方案 | 第36-38页 |
| ·复位模块设计方案 | 第38-39页 |
| ·时钟模块设计方案 | 第39-40页 |
| ·调试接口模块设计方案 | 第40-44页 |
| ·JTAG 接口 | 第41-42页 |
| ·AS 接口 | 第42-44页 |
| 第四章 CAN 总线控制器芯片设计 | 第44-75页 |
| ·CAN 总线控制器的功能结构 | 第44-49页 |
| ·控制器SJA1000 的功能结构 | 第44-46页 |
| ·本论文中控制器的功能结构 | 第46-49页 |
| ·CAN 总线控制器程序结构 | 第49页 |
| ·设计中的关键技术 | 第49-54页 |
| ·VerilogHDL 硬件描述语言 | 第49-51页 |
| ·QuartusⅡ软件 | 第51-54页 |
| ·位时序逻辑BTL | 第54-56页 |
| ·位数据流处理器BSP | 第56-71页 |
| ·CRC 校验模块的设计和仿真 | 第57-60页 |
| ·验收滤波器ACF 模块的设计和仿真 | 第60-67页 |
| ·缓冲器FIFO 模块的设计 | 第67-71页 |
| ·寄存器控制 | 第71-75页 |
| 第五章 结论 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 摘要 | 第79-81页 |
| ABSTRACT | 第81-84页 |
| 致谢 | 第84页 |
