94GHz低相噪锁相源研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-12页 |
| ·频率合成技术概述 | 第8-9页 |
| ·现代频率合成技术的发展概况 | 第9-10页 |
| ·本文的主要研究内容和意义 | 第10-12页 |
| 第二章 频率合成技术的基本理论 | 第12-34页 |
| ·直接式频率合成 | 第12-14页 |
| ·锁相环频率合成 | 第14-27页 |
| ·锁相环的基本结构 | 第14-19页 |
| ·、鉴相器 | 第15-16页 |
| ·压控振荡器 | 第16-17页 |
| ·环路滤波器 | 第17-19页 |
| ·锁相式频率合成的方法 | 第19-22页 |
| ·锁相环工作过程定性分析 | 第22-26页 |
| ·环路相位模型 | 第22页 |
| ·环路的动态方程 | 第22-23页 |
| ·环路的线性相位模型与传递函数 | 第23-24页 |
| ·锁相环的工作状态 | 第24-25页 |
| ·环路稳定性 | 第25-26页 |
| ·锁相环性能分析 | 第26-27页 |
| ·锁相环路的跟踪性能 | 第26页 |
| ·锁相环路的捕获性能 | 第26-27页 |
| ·频率源的相位噪声分析 | 第27-34页 |
| ·相位噪声的基本概念 | 第27-28页 |
| ·相位噪声的产生 | 第28页 |
| ·单环锁相电路的相位噪声 | 第28-32页 |
| ·改善相位噪声的讨论 | 第32-34页 |
| 第三章 94GHz低相噪锁相源设计 | 第34-49页 |
| ·系统框图结构分析 | 第34-37页 |
| ·关键器件的选择 | 第35-36页 |
| ·鉴相器的选择 | 第35页 |
| ·单片机的选择 | 第35-36页 |
| ·谐波混频器和VCO的选择 | 第36页 |
| ·系统相位噪声分析 | 第36-37页 |
| ·倍频放大链电路的设计 | 第37-42页 |
| ·倍频放大链电路的整体设计 | 第37-38页 |
| ·放大器和倍频器的选择 | 第38页 |
| ·滤波器的设计 | 第38-42页 |
| ·PLL的设计 | 第42-47页 |
| ·PLL分频参数R和N的确定 | 第42-43页 |
| ·环路滤波器的设计 | 第43-47页 |
| ·电磁兼容的设计 | 第47-49页 |
| 第四章 94GHz锁相源的调试和测量结果 | 第49-58页 |
| ·倍频链的调试和测量结果 | 第49-52页 |
| ·倍频链输出信号的功率和杂散 | 第49-51页 |
| ·倍频链输出信号的相位噪声 | 第51-52页 |
| ·PLL的调试和测量结果 | 第52-55页 |
| ·单片机控制电路的调试 | 第52-53页 |
| ·锁相电路的调试 | 第53页 |
| ·锁相电路的测量 | 第53-55页 |
| ·系统的调试和测量结果 | 第55-58页 |
| 第五章 结论 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 致谢 | 第62-63页 |
| 攻硕期间取得的研究成果 | 第63页 |
