| 摘要 | 第1-7页 |
| ABSTRACT | 第7-11页 |
| 第一章 引言 | 第11-15页 |
| ·验证在ASIC设计中的地位和意义 | 第11-12页 |
| ·CPU设计 | 第12-13页 |
| ·研究背景和课题意义 | 第13页 |
| ·论文的主要工作和创新点 | 第13-14页 |
| ·论文的组织结构 | 第14-15页 |
| 第二章 CPU的FPGA验证策略 | 第15-36页 |
| ·FPGA介绍 | 第15-16页 |
| ·FPGA的发展 | 第15页 |
| ·FPGA的类型 | 第15-16页 |
| ·在ASIC设计中FPGA验证的地位和意义 | 第16-19页 |
| ·64位CPU的验证方法 | 第16-18页 |
| ·FPGA验证的意义 | 第18-19页 |
| ·64位CPU的结构 | 第19-24页 |
| ·流水线结构 | 第19-20页 |
| ·CPU模块划分 | 第20-23页 |
| ·CPU的指令系统 | 第23-24页 |
| ·基于FPGA的64位CPU验证策略 | 第24-28页 |
| ·传统的FPGA验证类型 | 第24-26页 |
| ·64位CPU的FPGA验证策略 | 第26-28页 |
| ·FPGA XC4VLX60的结构 | 第28-36页 |
| ·可配置逻辑块CLB | 第28-30页 |
| ·主动内部互连结构和高性能路由 | 第30-31页 |
| ·Block RAM | 第31-32页 |
| ·时钟资源 | 第32-33页 |
| ·数字时钟管理(DCM) | 第33页 |
| ·相位匹配的时钟分频器(Phase-Matched Clock Dividers, PMCD) | 第33-34页 |
| ·可编程输入输出逻辑块(IOB) | 第34-35页 |
| ·位流文件的三重DES加密技术 | 第35-36页 |
| 第三章 64位CPU的FPGA验证环境建立 | 第36-70页 |
| ·FPGA验证环境建立中的问题探讨 | 第36-47页 |
| ·RTL代码的分割 | 第36-38页 |
| ·ASIC到FPGA的RTL代码转换 | 第38-42页 |
| ·FPGA实现过程中的问题 | 第42-44页 |
| ·调试的问题 | 第44-47页 |
| ·64位CPU的FPGA验证平台结构 | 第47-54页 |
| ·验证平台的结构 | 第47-49页 |
| ·测试向量 | 第49-52页 |
| ·存储单元实现 | 第52-53页 |
| ·结果检查 | 第53-54页 |
| ·FPGA验证平台的实现 | 第54-70页 |
| ·FPGA验证平台实现流程 | 第54-56页 |
| ·RTL代码转换 | 第56-62页 |
| ·综合 | 第62-65页 |
| ·实现(Implementation) | 第65-67页 |
| ·配置 | 第67-70页 |
| 第四章 调试方案 | 第70-80页 |
| ·ChipScope调试过程 | 第70-72页 |
| ·更新SRAM中的内容 | 第72-73页 |
| ·UART调试过程 | 第73-78页 |
| ·UART发射模块的设计 | 第74-75页 |
| ·UART接收模块的设计 | 第75-77页 |
| ·PC机上的串口通信的实现 | 第77-78页 |
| ·验证自动化的实现 | 第78-80页 |
| 第五章 总结与展望 | 第80-82页 |
| ·总结 | 第80-81页 |
| ·进一步的工作 | 第81-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-84页 |
| 附录A 静态时序分析报告(布局布线后) | 第84-86页 |
| 个人简历 在读期间发表的学术论文与研究成果 | 第86页 |