| 中文摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-11页 |
| ·课题背景 | 第8-10页 |
| ·课题来源及本文组织结构 | 第10-11页 |
| 第二章 相关技术 | 第11-25页 |
| ·GPU与CUDA编程模型 | 第11-18页 |
| ·GPU发展历史 | 第11-13页 |
| ·CUDA硬件模型 | 第13-14页 |
| ·CUDA编程模型 | 第14-16页 |
| ·CUDA存储模型 | 第16-17页 |
| ·CUDA应用于视频编码领域所存在问题 | 第17-18页 |
| ·传统串行H.264编码器框架 | 第18-22页 |
| ·多参考帧(MRFME)的帧间预测 | 第18-20页 |
| ·整数DCT变换与量化 | 第20-21页 |
| ·去除块效应的环路滤波 | 第21-22页 |
| ·关于GPU加速H.264编码的国内外研究成果 | 第22-24页 |
| ·GPU在视频压缩方面的研究成果 | 第22-23页 |
| ·H.264优化算法及基于CUDA的H.264编码相关研究成果 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 基于CUDA的H.264并行编码器模型 | 第25-39页 |
| ·编码器框架模型分析 | 第25-26页 |
| ·MB级并行的帧内预测 | 第26-30页 |
| ·MB级并行帧内预测可行性分析 | 第26-28页 |
| ·基于宏块级并行的帧内预测并行模型 | 第28-30页 |
| ·基于MRFME的帧间预测 | 第30-32页 |
| ·MRFME帧间预测可行性分析 | 第30-31页 |
| ·MRFME并行模型 | 第31-32页 |
| ·亚像素插值--1/4采样精度运动补偿 | 第32-34页 |
| ·运动补偿中亚像素插值并行可行性分析 | 第32页 |
| ·运动补偿中亚像素插值并行模型 | 第32-34页 |
| ·整数DCT变换和量化 | 第34-36页 |
| ·整数DCT变换和量化并行可行性分析 | 第34-35页 |
| ·整数DCT和量化并行模型 | 第35-36页 |
| ·去除块效应的环路滤波 | 第36-38页 |
| ·环路滤波并行可行性分析 | 第36-37页 |
| ·隔行去块滤波并行模型 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 基于CUDA的H.264并行编码器模型实现 | 第39-52页 |
| ·帧间预测的并行实现 | 第39-41页 |
| ·计算8x8子宏块SAD值 | 第39-40页 |
| ·基于CUDA的最小SAD值搜索 | 第40-41页 |
| ·帧内预测模型实现 | 第41-42页 |
| ·亚像素插值并行实现 | 第42-44页 |
| ·DCT和量化的并行实现 | 第44-45页 |
| ·环路滤波的并行实现 | 第45-49页 |
| ·内核过程的优化 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第五章 系统测试分析 | 第52-60页 |
| ·测试环境 | 第52-53页 |
| ·测试序列 | 第52页 |
| ·软硬件平台 | 第52-53页 |
| ·并行编码器各模块加速比测试 | 第53-56页 |
| ·帧间预测与亚像素插值MC实验 | 第53-54页 |
| ·帧内预测实验 | 第54页 |
| ·DCT与量化实验 | 第54-55页 |
| ·环路滤波实验 | 第55-56页 |
| ·编码器综合评测及原因分析 | 第56-59页 |
| ·本章小结 | 第59-60页 |
| 第六章 总结与展望 | 第60-63页 |
| ·总结 | 第60-61页 |
| ·展望 | 第61-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 攻读硕士学位期间的学术论文与专利 | 第68-69页 |
| 攻读硕士学位期间参加的科研项目 | 第69页 |