高速低功耗比较器研究
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 引言 | 第11-15页 |
| ·研究背景及意义 | 第11页 |
| ·国内外研究现状 | 第11-12页 |
| ·论文的任务及结构 | 第12-15页 |
| 2 比较器的模型分析 | 第15-27页 |
| ·比较器的参数 | 第15-18页 |
| ·比较器的结构 | 第18-21页 |
| ·ADC中的比较器分析 | 第18-20页 |
| ·比较器的核心模块 | 第20-21页 |
| ·比较器的建模 | 第21-25页 |
| ·比较器的行为级模型及仿真 | 第21-23页 |
| ·比较器的电路模型及仿真 | 第23-25页 |
| ·小结 | 第25-27页 |
| 3 比较器的设计与优化 | 第27-71页 |
| ·差分放大器的结构 | 第27-42页 |
| ·电阻负载的差分放大器 | 第29-33页 |
| ·二极管负载的差分放大器 | 第33-36页 |
| ·电流源负载的差分放大器 | 第36-37页 |
| ·极管与负电阻并联的差分放大器 | 第37-41页 |
| ·小结 | 第41-42页 |
| ·差分放大器的级联 | 第42-47页 |
| ·级联放大器的分析 | 第42-44页 |
| ·级联放大器的设计 | 第44-47页 |
| ·前置放大器的优化设计 | 第47-51页 |
| ·锁存比较器的结构 | 第51-53页 |
| ·锁存比较器的优化 | 第53-61页 |
| ·串联锁存比较器设计 | 第56-58页 |
| ·并联锁存比较器设计 | 第58-60页 |
| ·小结 | 第60-61页 |
| ·输出缓冲级的结构 | 第61-63页 |
| ·输出缓冲级的设计 | 第63-69页 |
| ·RS电平触发器设计 | 第63-65页 |
| ·SR_latch设计 | 第65-67页 |
| ·输出放大锁存器设计 | 第67-69页 |
| ·小结 | 第69页 |
| ·比较器的整体结构 | 第69-71页 |
| 4 比较器的方案仿真 | 第71-91页 |
| ·比较器方案一仿真 | 第71-80页 |
| ·比较器的逻辑仿真 | 第71-72页 |
| ·比较器的速度与精度 | 第72-75页 |
| ·比较器的传输延迟 | 第75-77页 |
| ·比较器的翻转电压 | 第77-78页 |
| ·比较器的增益 | 第78-79页 |
| ·比较器的功耗 | 第79-80页 |
| ·比较器的失调电压 | 第80页 |
| ·比较器方案二仿真 | 第80-88页 |
| ·比较器的逻辑仿真 | 第80-81页 |
| ·比较器的速度与精度 | 第81-84页 |
| ·比较器的传输延迟 | 第84-86页 |
| ·比较器的翻转电压 | 第86-87页 |
| ·比较器的增益 | 第87页 |
| ·比较器的功耗 | 第87-88页 |
| ·比较器的仿真总结 | 第88-91页 |
| 5 比较器的版图设计及后仿真 | 第91-99页 |
| ·比较器的版图设计 | 第91-92页 |
| ·比较器的版图验证 | 第92-94页 |
| ·比较器的后仿真 | 第94-99页 |
| 6 结论 | 第99-101页 |
| 参考文献 | 第101-107页 |
| 作者简历 | 第107-111页 |
| 学位论文数据集 | 第111页 |
