| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-15页 |
| §1．1 概述 | 第10页 |
| §1．2 局域网标准体系结构 | 第10-11页 |
| §1．3 以太网 | 第11-14页 |
| §1．3．1 发展过程 | 第11-12页 |
| §1．3．2 以太网标准(IEEE802．3)的结构 | 第12-13页 |
| §1．3．3 以太网集线器 | 第13-14页 |
| §1．4 课题的主要工作及论文的结构 | 第14-15页 |
| 第二章 1000BASE-X | 第15-25页 |
| §2．1 MAC帧的统一格式 | 第15-16页 |
| §2．2 千兆以太网PHY层结构 | 第16-17页 |
| §2．3 RS子层和GMII | 第17页 |
| §2．4 1000BASE-X的物理编码子层PCS | 第17-23页 |
| §2．4．1 编码表 | 第19-21页 |
| §2．4．2 行程偏差RD的计算规则 | 第21页 |
| §2．4．3 码组游程长度RL和DS图 | 第21-22页 |
| §2．4．4 特殊码组和有序集合 | 第22页 |
| §2．4．5 逗号(Comma) | 第22-23页 |
| §2．4．6 编解码的实现 | 第23页 |
| §2．5 TBI接口和PMA | 第23-24页 |
| §2．6 1000BASE-X的MDI子层 | 第24页 |
| §2．7 小结 | 第24-25页 |
| 第三章 1000BASE-T | 第25-39页 |
| §3．1 概述 | 第25-26页 |
| §3．2 1000BASE-T发送电路功能框图 | 第26页 |
| §3．3 随机数发生器 | 第26-27页 |
| §3．4 发送数据的随机化 | 第27-28页 |
| §3．5 TRELLIS编码调制 | 第28-30页 |
| §3．6 发送数据的随机倒相和DAC | 第30-31页 |
| §3．7 1000BASE-T接收电路 | 第31页 |
| §3．8 回波抵消器、近端串扰消除器 | 第31-33页 |
| §3．9 均衡器和VITERBI译码器 | 第33-34页 |
| §3．10 最大似然比序列估计(MLSE)和VITERBI算法 | 第34-35页 |
| §3．11 能消除码间串扰的VITERBI译码器 | 第35-37页 |
| §3．12 1000BASE-T的译码电路 | 第37-38页 |
| §3．13 小结 | 第38-39页 |
| 第四章 千兆以太网交换机的实现 | 第39-62页 |
| §4．1 方案说明 | 第39-40页 |
| §4．2 电源子系统 | 第40-42页 |
| §4．3 时钟子系统和复位电路 | 第42-43页 |
| §4．4 MAC层芯片：BCM5680 | 第43-44页 |
| §4．5 电物理层接口电路 | 第44-46页 |
| §4．6 光接口子卡 | 第46-49页 |
| §4．7 控制(CPU)子系统 | 第49-51页 |
| §4．8 PCB板设计 | 第51-52页 |
| §4．9 软件 | 第52-53页 |
| §4．10 性能测试与分析 | 第53-62页 |
| 第五章 结束语 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 附录 | 第66页 |
